Welcome to Keysight World Seoul
Accelerating Tomorrow’s Innovations

AI와 빅데이터 시대의 도래와 함께 컴퓨팅 시스템은 매우 높은 성능을 요구하고 있습니다. 특히 DRAM은 비용과 전력 성능의 개선을 위해서 대역폭, 용량, 전력 효율 등을 신중하게 고려해야 합니다. 이번 세션에서는 급격히 발전하고 있는 DRAM 기술 동향과 모바일 메모리 동향, 그리고 고용량 메모리 설계를 위한 최신 요구사항에 대하여 설명 드립니다. 마지막으로는 극도의 낮은 전력 소모와 더 높은 대역폭의 구현을 위한 특수 목적용 DRAM에 대하여 소개해 드립니다.

메모리 산업에서는 더 빠른 데이터 처리 속도, 더 낮은 전력 소모를 요구하고 있습니다. DDR5는 DDR4에 비하여 데이터 속도가 2배 가량 빨라진 6.4GT/s 또는 그 이상으로 동작하게 될 것입니다. 또한 계속해서 정립되고 있는 DDR 기술의 표준은 이전 세대보다 매우 빠른 개선을 이루어 나가고 있습니다. 이번 세션을 통하여 DDR5가 이전 세대와 대비하여 변화되는 부분에 대하여 설명 드리며, 더 나아가 DRAM의 전체적인 기술 발전의 동향에 대해서 소개 드립니다.

최근의 고속 디지털 어플리케이션은 시스템의 대역폭이 상승함에 따라, 칩과 컴포넌트의 사이즈는 작아지고, 모바일 신호 측정을 위해 프로브 로딩 조건은 더욱 까다로워지고 있습니다. 따라서 고속 통신 어플리케이션에서는 범용 또는 낮은 대역폭 어플리케이션보다 프로브를 선택할 때 더욱 많은 조건들을 고려해야만 합니다. 또한 낮은 대역에서는 문제가 되지 않던 프로브 팁 액세서리가 높은 대역 측정에서는 문제가 되곤합니다. 이번 시간에는 고속 디지털 신호를 프로빙하기 위하여 꼭 고려해야 하는 사항들에 대하여 소개해 드립니다.

DC 전원의 노이즈는 전체적인 고속 디지털 IC 칩(FPGA/DDR/CPU etc.)에 치명적인 영향을 미칩니다. 고속 디지털 어플리케이션에서 DC 전원은 전압이 낮아지고, 전류가 증가하고 있으며 이는 노이즈를 더욱 증가하게 만듭니다. 따라서 이러한 DC 노이즈를 줄이고 시스템의 전원 무결성을 향상 시키기 위해서는 Bypass 커패시터와 DC-DC 컨버터의 PDN(Power Distribution Network) 임피던스를 제어해야 합니다. 이번 세션을 통하여 고속 디지털 시스템의 전원 무결성 성능을 확보하기 위한 키사이트의 PDN 임피던스 측정 솔루션을 확인해 보시기 바랍니다.

400G 시장이 빠르게 발전하고 있습니다. 더 나아가서는 800G 기술의 테스트를 위해서는 더욱 심도있고 전문적인 과정이 필요합니다. 400G와 800G 연결은 혁신적인 PAM4 기술에 의하여 가능하며 이전의 기술인 NRZ보다 수많은 장점들을 엔지니어들에게 시사하고 있습니다. 특히 PAM4 수신기는 NRZ 보다 다른 손실 메커니즘의 영향을 받기 쉽기 때문에 Tx 특성화 및 Rx 스트레스 테스트를 위한 새로운 측정이 필요합니다. 본 발표에서는 전반적인 400G와 PAM4 기술의 동향에 대해서 설명해 드리고 800G 전환을 위하여 필요한 사항들에 대하여 소개 드립니다.

고속 디지털 어플리케이션 기술이 발전함에 따라 신호 무결성의 중요성은 나날이 커지고 있습니다. 특히 다양한 고속 어플리케이션의 집약체라고 할 수 있는 데이터 센터에서 원활한 데이터 전송 및 저장을 위해서는 신호 무결성의 확보가 필수적이라고 할 수 있습니다. 이번 세션에서는 고속 신호 시스템 개발 및 신호 무결성 평가 분석 업무를 위해 필요한 Jitter 기본 이론 및 계측 장비에서 사용되는 신호 분석 기술들에 대해 살펴보겠습니다.

PCIe 4.0 규격에 이어 PCIe 5.0 표준이 빠르게 정립되고 있습니다. PCIe는 새로운 세대의 규격을 정립할 때마다 새로운 특징을 추가하고 있으며 속도 또한 빨라지고 있습니다. 이는 새로운 설계와 테스트 도전 과제들을 제시합니다. 이번 세션에서는 새로운 PCIe 5.0 표준에 대한 전체적인 내용과 함께 PCIe 5.0 Rx/Tx 회로 설계를 위해 중요한 통찰력에 대하여 소개하여 드립니다.

빅데이터를 처리하는 서버 뿐만 아니라 개인 단말기에서 처리하는 데이터의 양은 기존과 비교할 수 없을 정도로 증가하고 있습니다. 그로 인하여 메모리 시장은 DDR5로 빠르게 옮겨가고 있습니다. DDR5 디자인은 DDR4에 비하여 좀 더 도전적입니다. Timing Margin에 영향을 주는 Jitter 또는 Xtalk에 대한 영향을 정확하게 고려하여 설계해야 합니다. 뿐만 아니라 시뮬레이션을 통하여 사전에 더욱 많은 변수를 고려할 수 있어야 합니다. 이번 세션에서는 키사이트의 최신 기술이 탑재 된 PathWave ADS Memory Designer를 통해 DDR4/5 시뮬레이션 솔루션을 소개 드립니다.