KLA, PWG5 웨이퍼 기하 구조 계측 시스템
서프스캔 SP7XP 웨이퍼 결함 검사 시스템 발표


KLA는 14일, 최첨단 메모리 및 로직 집적 회로 제조 문제 해결을 위해 설계한 ‘PWG5™ 웨이퍼 기하 구조 계측 시스템’과 ‘서프스캔(Surfscan®) SP7XP 웨이퍼 결함 검사 시스템’을 발표했다.

최근 플래시 메모리는 층층이 쌓이는 3D 낸드 아키텍처로 만들어진다. 현재 싱글 스택으로는 128단, 더블 스택으로는 176단 제품이 나온 상황이다.

3D 낸드 아키텍처를 제조하기 위해서는 다양한 재료의 박막 수백 개를 증착하고, 수 마이크론 깊이와 1/100 마이크론 너비의 구멍을 식각하고 채워 메모리 셀을 생성해야 한다.

하지만 박막 적층이 더 높아지면 웨이퍼에 응력을 유발하여 웨이퍼 표면 평탄도가 변형된다. 뒤틀린 웨이퍼는 후속 공정의 균일성과 패터닝 무결성에 영향을 주어 최종 소자의 성능과 수율에도 악영향을 미친다.

PWG5 계측 시스템은 고해상도로 웨이퍼 기하 구조의 미세한 변형을 측정해 패턴 웨이퍼 변형을 식별하고 수정한다. 인라인 속도의 큰 변형 범위에 대해서도 가능하다.

KLA의 지젠 바자에파람빌(Jijen Vazhaeparambil) 서프스캔 및 ADE 사업부 총괄은 “3D 낸드 아키텍처의 복잡한 다층성으로 웨이퍼 기하 구조 측정이 주목받고 있다”라며, “PWG5는 웨이퍼 앞면과 뒷면의 평탄도 편차를 동시에 측정할 수 있는 감도를 갖고 있다”라고 말했다.

그러면서 “인라인 속도 및 고해상도 지원을 통해 PWG5는 3D 낸드뿐만 D램, 로직 공정에도 적용할 수 있다”라며, “KLA의 ‘5D 애널라이저(5D Analyzer®) 데이터 분석 시스템’을 통합하여 웨이퍼 재작업, 공정 설비 재교정, 리소그래피 시스템 알람 등을 지원한다”라고 밝혔다.

◇ 서프스캔 SP7XP, 머신 러닝으로 미세 노드 검사

3nm(나노미터) 노드가 개발 중인 가운데 5nm 노드 소자의 대량 생산이 늘고 있다. EUV 리소그래피는 이러한 노드 내에서 가장 중요한 층에 보편적으로 사용되고 있으며, 소자 제조는 핀펫(finFET) 또는 GAA 트랜지스터 구성과 같은 새로운 기하 구조에 의해 복잡해졌다.

작고 복잡한 형상을 재현 가능한 방식으로 웨이퍼에 수십억 번 패턴화하기 위해서는 시작 기판 및 재료의 신중한 검증을 위한 비패턴 웨이퍼 검사기 사용, 공정 및 설비의 빈번한 모니터링을 포함하여 정교한 결함 제어가 필요하다.

서프스캔 SP7XP 비패턴 웨이퍼 결함 검사 시스템은 서프스캔 SP7 대비 감도와 처리량이 개선됐다. 또한, 머신 러닝 기반 결함 분류 기능을 도입해 더욱 넓은 범위의 박막, 기판 등에서 다양한 결함을 검출하고 식별할 수 있다.

해당 장비는 현재 실리콘 웨이퍼 제조업체, 무결점 공정을 개발하는 반도체 장비 제조업체, 반입되는 웨이퍼, 공정 및 설비 품질을 보장하기 위한 반도체 팹에서 사용 중이다.

한편, PWG5 웨이퍼 기하 구조 계측 시스템과 서프스캔 SP7XP 웨이퍼 결함 검사 시스템은 KLA의 글로벌 종합 서비스 네트워크의 지원을 받는다.