이더넷 대역폭 증가 추세, FPGA 사용 확산
FPGA, 이더넷 페이로드 데이터 신속 처리
쿼터스 이더넷 툴킷, 디자인·디버깅 지원


대용량 데이터 전송 수요가 늘면서 이더넷 대역폭 확장도 꾸준히 이뤄졌다. 그런데도 5G·IoT 보급, AR·VR·4K 콘텐츠 증가, 클라우드 활성화, 그리고 재택·원격 근무 형태 확산이 유무선 인프라에 트래픽을 가중하고 있다.

고속 이더넷 구현 방법 중에는 이더넷 컨트롤러를 FPGA로 대체하는 것도 있다. FPGA는 사용자의 목적에 맞게 성능을 최적화하는 것이 가능하다는 장점이 있다. 그러나 FPGA 기반 지식과 경험이 없다면 활용이 쉽지만은 않다.

FPGA 제조사 역시 현장의 고충을 모르지 않기에, 이더넷 컨트롤러 대신 FPGA를 채택하려는 고객을 위한 각종 설계 자료와 검증 도구를 제공하고 있다.

유니퀘스트에서 인텔 FPGA 기술지원 업무를 담당하는 김형숙 부장에게 고속 이더넷을 쉽게 구현하는 방법과 구현한 네트워크를 검증하는 방법에 관해 물었다.



Q. 고속 이더넷 구현에 있어 FPGA 채택의 이점은?

A. 상용 이더넷 컨트롤러 대신 FPGA를 사용하여 고속 이더넷을 구현하면 호스트가 해야 할 이더넷 페이로드 데이터 처리를 FPGA가 낮은 지연 시간 내로 처리할 수 있어서 서버 CPU의 작업량을 줄일 수 있습니다.



Q. 인텔 FPGA 제품 중 이더넷 구현에 ‘아리아(Arria) 10’ 시리즈와 ‘스트라틱스(Stratix) 10’ 시리즈가 주로 사용되는데, 둘 사이의 차이점은?

A. 인텔은 아리아 10 시리즈의 상위 모델인 스트라틱스 10 시리즈에 PHY는 물론, MAC 하드(hard) IP를 제공합니다. 반면 아리아 10 시리즈는 PHY만 하드 IP가 제공되며, MAC은 소프트(soft) IP만 제공합니다.



IP(Intellectual Property)란, SoC(System on Chip), FPGA(Field Programmable Gate Array) 등의 회로 설계 시에 사용되는, 독립적인 기능을 가지고 재사용 가능한 기능블록이다. 보통 논리 합성이 가능한 RTL(Register Transfer Level) 코드 형태의 소프트 IP, 정해진 공정에 따라 배치, 배선이 완료된 설계 데이터 형태의 하드 IP로 나뉜다. 기능 구현에는 소프트 IP보다 하드 IP가 수월하다.



Q. 하드 IP로 고속 이더넷의 PHY와 MAC를 구현할 때의 장점은?

A. 이더넷 속도와 동작 클럭은 비례합니다. PHY와 MAC를 하드 IP로 구현하면 다른 로직의 영향을 받지 않아 이더넷 하드 IP 동작 클럭의 타이밍이 달라지는 경우가 발생하지 않습니다. 지연도 소프트 IP로 구현할 때보다 습니다. 또한 소프트 IP가 차지하는 FPGA 내부 리소스를 다른 로직 구현에 사용할 수 있습니다.



Q. 인텔이 제공하는 스트라틱스 10 시리즈의 트랜시버 타일인 △H-tile, △P-tile, 그리고 △E-tile 등은 어떤 특징이 있습니까?

A. H-tile은 아리아 10 시리즈의 트랜시버와 구조가 유사합니다. 28.3G NRZ를 지원하며, PCIe gen3 x16, 50/100G 이더넷 MAC을 하드 IP로 구현했습니다. P-tile은 PCIe gen4 x16 이 하드 IP로 구현된 PCIe 전용 트랜시버 타일입니다.

E-tile은 28.9G NRZ와 57.8G PAM-4를 지원하며, 10/25/100G 이더넷 MAC과 RS-FEC를 하드 IP로 구현해 소프트 MAC IP 비용을 절감해줍니다.



Q. 고속 이더넷 PHY 및 MAC 구축 후에 정상적인 동작 여부를 검증하려면 보통 어떤 요소들을 체크해야 합니까?

A. 인텔 FPGA 트랜시버로 PHY를 구성하기 때문에 △cdr_lock, △rx_block_lock, △tx_pll_locked, △ehip_ready, △tx_lanes_stable 등의 신호로 트랜시버 동작을 확인합니다. 이어 이더넷 IP 출력 클럭을 확인해야 합니다.



Q. FPGA 기반 고속 이더넷 검증을 위해 인텔이 제공하는 도구는?

A. 이더넷 툴킷(Ethernet Toolkit)은 ‘인텔 쿼터스 프라임(Intel® Quartus® Prime)’을 통해 무료 제공되는 이더넷 디버깅 툴로, 경쟁사에선 제공하지 않습니다. 이더넷 툴킷은 인텔 FPGA 다운로드 케이블만 있다면 바로 사용 가능합니다.



사용자는 이더넷 툴킷을 통해 FPGA 기반 이더넷 연결 상태의 실시간 확인과, 이더넷 IP의 구성 및 상태 레지스터에 접근할 수 있다. 자세한 정보는 오는 6월 3일 화요일 오전 10시 30분에 시작하는 e4ds EE웨비나를 통해 확인할 수 있다.