인텔이 무어의 법칙을 지속적으로 추구하면서 향후 10년 동안 컴퓨팅을 발전 및 가속화하는데 필수적인 핵심 패키징, 트랜지스터, 양자 물리학 분야의 혁신 기반을 제시했다.

인텔은 13일 IEEE 국제전자소자학회(IEDM) 2021에서 하이브리드 본딩을 바탕으로 패키징에서 10배 이상의 상호연결 집적도 개선, 30%∼50% 상당의 트랜지스터 면적 개선, 새로운 전력, 메모리 기술 혁신 및 컴퓨팅에 혁명을 일으킬 수 있는 물리학의 새로운 개념에 대한 내용을 공개했다.

IEDM 2021에서 인텔의 연구원들은 패키징에서 10배 이상의 인터커넥트 집적도 향상에 대한 기대와 하이브리드 본딩 인터커넥트의 설계, 공정, 조립 문제에 대한 솔루션을 개괄적으로 설명했다.

지난 7월 인텔 액셀러레이티드(Intel Accelerated) 행사에서 인텔은 포베로스 다이렉트(Foveros Direct)를 선보이며 10마이크론 이하 범프 피치를 구현, 3D 적층용 인터커넥트 집적도를 크게 높일 계획이라고 밝힌 바 있다.

인텔은 생태계가 첨단 패키징의 혜택을 누릴 수 있도록 하기 위해 하이브리드 본딩 칩렛 생태계가 가능하도록 새로운 산업 표준 제정과 테스트 절차도 요구하고 있다.

인텔은 GAA 리본펫(gate-all-around RibbonFET)을 넘어 다중 트랜지스터 적층 방식을 기반으로 다가오는 포스트 핀펫 시대에 준비가 돼 있으며, 이러한 적층 방식은 평방 밀리미터당 더 많은 트랜지스터를 장착함으로써 무어의 법칙의 지속적인 발전을 위해 최대 30∼50%의 로직 스케일링 개선을 목표로 한다.

인텔은 옹스트롬 시대로 나아가기 위해 무어의 법칙을 향상을 위한 길을 닦고 있으며, 이는 소량의 원자 두께의 신물질로 트랜지스터를 만들어 기존 실리콘 채널의 한계를 넘을 수 있는 방법에 대한 선행 연구를 포함한다. 이를 통해 다음 세대의 더욱 강력한 컴퓨팅을 위해 다이당 수백만 개의 트랜지스터를 더 집적할 수 있다.

아울러 인텔은 이번 발표에서 다음과 같은 신규 기능을 도입한다고 밝혔다.

세계 최초 300㎜ 웨이퍼에 실리콘 기반 CMOS를 접목한 GaN 기반 전원 스위치로 효율적인 전력 기술 제공을 제공한다. 이를 통해, CPU에 전력 손실을 최소화하고, 전력을 빠르게 공급하는 동시에 마더보드 부품 및 공간을 줄일 수 있다.

인텔은 새로운 차세대 임베디드 DRAM 기술에 새로운 강유전체를 사용해 저지연 읽기 및 쓰기 기능을 제공한다. 이를 통해 게임에서 AI에 이르기까지 증가하는 컴퓨팅 애플리케이션 복잡성을 해결할 수 있도록 더 많은 메모리 자원을 제공할 수 있다.

인텔은 실리콘 트랜지스터 기반 양자 컴퓨팅을 통해 상당한 성능은 물론 신규 실온 소자를 이용한 대규모 전력효율적인 컴퓨팅을 제공할 수 있도록 노력하고 있다. 미래에는 완전히 새로운 개념의 물리학과 다음과 같은 신규 기능을 통해 기존의 금속 산화막 반도체 전계효과 트랜지스터(MOSFET)를 대체할 수 있을 것이다.

인텔은 IDEM 2021에서 세계 최초로 실온 상에서 자기전기스핀궤도(MESO) 논리 소자를 구현했다. 이는 나노 크기의 자석을 바꿔 새로운 유형의 트랜지스터를 제조할 수 있다는 가능성을 보여준 결과이다.

인텔과 IMEC 연구소는 완벽히 기능하는 스핀-토크 기기를 실현하는데 근접한 소자 통합 연구를 수행하기 위해 스핀트로닉(spintronic) 재료 연구를 진행하고 있다.

인텔은 CMOS 트랜지스터에 호환하는 확장 가능한 양자 컴퓨팅을 실현하기 위한 300㎜ 큐비트 공정 흐름을 시연하며, 향후 해당 분야에 대한 연구 방향성을 제시했다.