TI, 전력 소모 65% 절감 및 속도 25% 향상시키는 1.25GSPS, 16bit DAC 출시

3G/LTE/WiMAX 기지국 및 리피터, SDR(Software Defined Radio)에
동급 최강의 에너지 효율, 속도 및 크기 제공

TI 코리아 (대표이사 김재진, www.ti.com/ww/kr) 2011년 3월 25일 – TI는 업계 최고 전력 효율의 4채널 16bit DAC(디지털 아날로그 컨버터) DAC3484를 발표했다. DAC3484는 1.25GSPS 의동일 조건에서 2번째로 가장 빠른 4채널 DAC에 비해 25% 속도가 향상되었으며, 전력소모는 가장 유사한 경쟁 제품 대비 65% 절감되어 채널당 최소 250mW의 전력을 소모한다. 또한 DAC3484는 경쟁 4채널 DAC 솔루션 대비 40% 이상 작아졌음에도 불구하고 최대 250MHz의 광대역 전력 증폭기 선형성을 지원한다. 최대 500MHz의 선형성 대역폭을 지원하는 보다 넓은 입력 버스의 DAC34H84와 2 채널 DAC3482도 이용 가능하다. (샘플 주문 및 제품에 대한 보다 자세한 정보는 www.ti.com/dac3484-prkr 참조)

TI의 고성능 아날로그 사업부의 수석부사장인 스티브 앤더슨(Steve Anderson)씨는 “무선 기지국 제조업체들은 전력소모를 낮게 유지하면서 대역폭 및 성능을 증대시킬 수 있는 시스템을 제공해야 하는 기술적 과제에 직면해 있다.”라며, “DAC3484와 이와 관련된 2개의 DAC는 3G/LTE/WiMAX 기지국, 광대역 리피터, SDR(Software Defined Radio) 등을 설계하는 고객들이 보다 소형화된 풋프린트에서 시스템 에너지 효율을 최적화시킬 수 있도록 지원한다.”고 말했다.

주요 기능 및 장점
• 16bit 인터리빙 1.25GSPS 입력은 I/O 수를 절반으로 줄여 FPGA 비용 절감 및 보드 라우팅 간소화
• 9mm x 9mm 멀티-로우(Multi-row) QFN 패키지는 보다 높은 집적도의 메인 및 다이버시티 트랜스미터를 가능하게 함
• 로우-지터의 2~32배 PLL(Phase Locked Loop)은 보간율(interpolated rate) 일치를 위한 외부 로우-지터 클록 제거로인해 멀티플라이어 기능을 최적화.
• 2~16배의 보간 기능과 2개의 독립형 32bit NCO(Numerically Controlled OSscillator)는 FPGA의 인터페이스 속도와 비용을 낮추는 동시에 주파수 변동에 유연성 제공
• 시스템 보정을 위한 오프셋, 게인, 그룹 지연, 페이즈 컨트롤 기능은 직접적인 업-컨버전 무선에서 TRF372017와 같은 IQ 모듈레이터와 인터페이스 할 때 사용되는 광대역 신호에 대한 사이드밴드 억제 특성을 대폭 향상

툴 및 지원

평가 모듈(EVM)은 현재 499달러에 제공되고 있다. DAC3484EVM, DAC3482EVM, DAC34H84EVM은 완벽한 비트-투-RF 프로토타이핑 및 레퍼런스 디자인을 지원하기 위해서 TRF370315 IQ 모듈레이터와 CDCE62005 클록 지터 클리너 뿐 아니라 DC/DC 컨버터, 저잡음 LDO와 같은 TI의 전원관리 디바이스를 포함하고 있다. EVM은 전력증폭기 선형성을 위한 완벽한 송수신 및 디지털 선-왜곡(pre-distortion) 시스템 평가 키트 및 레퍼런스 디자인인 GC5330SEK와도 함께 테스트 가능하다.

이외에도 TSW3100 패턴 생성 모듈은 비트당 1.25GSPS의 속도로 16bit 데이터를 제공하는 고속 이중 데이터 속도 저전압 차동 신호(LVDS, Low-voltage differential signaling) 데이터 출력 버스를 특징으로 한다. DAC3484EVM과 함께 통합될 경우, TSW3100은 간편하게 데이터 패턴 생성 기능을 지원하면서 유연한 평가