실리콘랩, 광네트워킹 문제 해결을 위해 업계 최고 성능의 4-PLL 클럭 IC 출시

Si537x 타이밍 IC, OTN 멀티서비스 플랫폼을 위한
최고 성능 및 집적도, 최저 지터 성능 제공
 
– 세계적인 고성능 아날로그 집약적 혼합 신호 IC 전문기업인 실리콘 래버러토리스 (Silicon Laboratories Inc., NASDAQ: SLAB, 지사장 이종찬)는 오늘 고속 광전송망(optical transport network, OTN) 애플리케이션의 복잡한 타이밍 요건을 해결하기 위해 업계 최고 성능 및 최고 집적도의 클럭 IC 제품을 출시했다고 밝혔다. 실리콘랩의 DSPLL® 특허 기술을 이용한 Si5374와 Si5375 클럭은 4개의 독립적인 고성능 PLL(phase locked loop)을 통합한 최초의 단일칩 타이밍 IC로서, 경쟁 제품 대비 2배의 PLL 직접도 및 40% 낮은 지터 성능을 제공한다. 

OTN은 광네트워크 멀티플렉스 서비스에 효과적인 차세대 프로토콜(ITU G.8251 및 G.709)로서 엣지 라우터, 파장 분할 다중화(wavelength division multiplexing, WDM) 전송 장비, 캐리어 이더넷(Carrier Ethernet) 및 멀티서비스 플랫폼을 위한 이상적인 솔루션이다. OTN 애플리케이션은 비정수 관련(non-integer-related) 주파수에서 여러 개의 저지터 클럭(low-jitter clock)을 필요로 하므로 복잡한 타이밍 문제가 발생한다. 실리콘랩의 쿼드-DSPLL Si537x 디바이스는 최대 8개의 저지터 출력 클럭을 생성하여 어떠한 프로토콜이나 어떠한 포트의 10G, 40G 및 100G OTN 라인 카드이든 설계를 간소화할 수 있다.

각 DSPLL 클럭 배율기는 2kHz - 710MHz 입력에서 2kHz - 808MHz의 주파수를 생성할 수 있도록 구성이 가능하다. 이렇게 뛰어난 주파수 유연성을 통해 다중 지터 클리닝 클럭 IC 사용의 필요성을 최소화함으로써, 멀티프로토콜 OTN 라인 카드의 비용과 복잡성을 낮춘다. Si537x 디바이스의 유연한 DSPLL 아키텍처는 0.4ps(picoseconds)의 업계 선도적인 지터 성능을 구현한다. 이로써 간단하게 고속 PHY 레퍼런스 클럭을 생성할 수 있도록 함으로써 OTU3 및 OTU4에 쓰이는 개별 VCXO 기반 PLL이 필요 없는 것이 특징이다.

Si537x 디바이스는 별도의 상향 저대역폭 PLL 없이 갭(간격)이 있는 클럭 입력(OTN 라인 카드 클럭 요건에서 중요함)을 확실하게 잠글 수 있다. 기타 캐리어급 특징으로는 SONET 호환 지터 피크(최대 0.1 dB) 및 레퍼런스 스위칭 동안 출력 클럭 위상 과도(phase transient)를 최소화하는 혁신적인 히트리스 스위칭(hitless switching) 기능을 포함하고 있어 경쟁 솔루션보다 25배 적은 위상 과도를 생성한다. 각 DSPLL 엔진은 4Hz 정도로 낮은 대역폭을 사용자가 프로그래밍할 수 있는 완전 통합 루프 필터가 특징으로, 채널 당 기반으로 구성이 가능한 지터 감쇠뿐만 아니라 완더 필터링(wander filtering)이 가능하다.

실리콘랩의 마이크 페트로브스키(Mike Petrowski) 타이밍 제품 총괄 매니저는 “현재 업계에서는 고대역폭 데이터 및 OTN 상의 비디오/음성 서비스 간 컨버전스를 비롯해 광라인 카드 포트 밀도 증가에 따라 설계 비용 및 복잡성을 최소화할 수 있는 더 높은 수준의 클럭 통합 및 매우 낮은 지터