ISE 디자인 수트 12.3 출시로 플러그-앤-플레이 FPGA 디자인을 위한 IP 지원 AXI4 인터페이스 시작

– 자일링스는 ISE® 디자인 수트 12.3의 출시와 함께 FPGA 업계의 리더로서 IP(Intellectual Property) 코어도 발표하였다. 이 코어는 시스템온칩(SoC) 디자인에서 기능 블록들을 서로 연결하기 위한 AMBA® 4 AXI4 규격을 충족하고 있으며, 생산성을 향상을 위한 플랜어헤드(PlanAhead)™ 디자인 및 분석 도구와 스파르탄(Spartan)®-6 FPGA 디자인에서의 동적 전력소비를 절감하기 위해 지능적 클록 게이팅도 지원한다.

전세계 마케팅 선임 부사장인 빈 랫포드(Vin Ratford)씨는 “자일링스는 플러그-앤-플레이 FPGA 디자인을 지원하기 위한 인터커넥트 전략의 일환으로 AMBA 4 규격에서 표준화를 이룬 최초의 기업이다. AMBA AXI3 및 AXI4 인터페이스 IP에 막대한 투자를 하는 SoC 디자이너라면, 다른 FPGA 및 ASIC 솔루션과 비교했을 때 자일링스의 프로그래머블 플랫폼을 사용해야 할 이유는 명백하다.”라며 “AXI4 인터커넥트만의 유연성은 성능 및 영역에 맞춤화할 수 있도록 해줄 뿐만 아니라, 고객이 서로 다른 도메인과 서로 다른 IP 공급자의 IP를 좀더 쉽게 통합할 수 있도록 해준다. 또한 ASIC 디자이너가 기존의 디자인과 IP를 자일링스의 FPGA로 마이그레이트할 수 있도록 한다.”라고 말했다.

자일링스의 AMBA 4 AXI4 규격 선택은 고객에게 IP 블록들을 인터커넥트할 수 있는 일관된 방식이 생긴다는 뜻이면서, IP의 사용과 재사용을 통해 디자인 리소스를 보다 잘 활용할 수 있게 되고 IP 공급자들간의 통합이 훨씬 더 쉬워진다는 뜻이기도 하다. 이 모두가 플러그-앤-플레이 FPGA 디자인 지원으로 이루어진다. 코어 접근성과 이들의 조립 툴이라는 측면에서 ISE 디자인 수트 12.3에는 고도로 파라미터화 되어 있는 IP에 대한 접근성을 높여 디자인 시간을 절감하는 강화된 코어 제너레이터(Generator)™ 툴과 함께 디자이너로 하여금 시스템 아키텍처, 버스, 주변장치를 신속하게 구성할 수 있도록 하는 자일링스 플랫폼 스튜디오와 시스템 제너레이터 툴이 들어 있다.

ARM 프로세서 부문의 마케팅 디렉터인 마이클 디메로우(Michael Dimelow)씨는 “새로운 디자인에서 복잡성 및 스케일의 증가는 통신과 인터커넥트가 시스템 성능에 매우 중요한 요소임을 뜻한다.”라며 “AMBA 표준의 개방성은 SoC 및 FPGA 구현에 사용 가능한 IP의 종류를 확대할 수 있고, 그로 인해 출시 속도를 앞당길 수 있다는 점에서 시스템 디자이너에게 엄청난 이점이다.”라고 말했다.

머큐리 컴퓨터 시스템즈의 실리콘 IP 엔지니어링 디렉터인 찰리 프레이저(Charlie Frazer)씨는 “표준 및 업계 영향력에 대한 머큐리의 공헌에 따라 광범위한 에코시스템 지원과 출시기간의 단축, 자일링스 제품 로드맵과의 일치라는 이유로 AXI4에 따르기로 하였다.”라고 말했다.

자일링스의 AMBA 프로토콜 채택은 디자이너에게 정립된 ASIC 검증 방식과 기존 AMBA 프로토콜 기반 IP에 대한 액세스를 제공할 뿐만 아니라, 디자이너가 엄선한 SoC 플랫폼으로서 FPGA로 쉽게 변환할 수 있도록 해준다.

케이던스(Cadence)의 시스템 및 SoC 구현을 위한 제품 관리부 디렉터인 마이클 시윈스키(Michal Siwiński)씨는 “케이던스는 오랜 시간동안 업계를 선도하는 SoC 구현을 위한 AMBA 검증 솔루션을 제공해왔으며, 자일링스와 협력하여 AXI4을 지원한다는 소식은 케이던스의 검증된 첨단 IP와 총괄 검증 기술을 믿고 FPGA를 디자인 타깃으로 프로토타입핑 또는 생산하려는 SoC 디자이너에게 반가운 소식이 될 것이다.”라며 “자일링스와 케이던스의 협력은 통합자가 어떤 툴 수트에서도 버스 기능성 모델(bus functional model)을 사용하여 자신의 디자인을 보다 쉽게 모델링하고 검증할 수 있다는 뜻이다.”라고 말했다.

플랜어헤드(PlanAhead) RTL 디자인, 개발 및 콕핏(Cockpit) 분석의 확대
ISE 디자인 수트 소프트웨어의 플랜어헤드(PlanAhead) 디자인 툴은 원활한 “푸시버튼” 플로우과 고급화 된 시각화 및 분석 플로우을 제공하고 있다. 이 플랜어헤드(PlanAhead) 툴의 콕핏 또한 프로젝트 관리, 합성, 코어 제너레이터 통합, 플로어플래닝(Floorplanning), 플레이스-앤-라우트(Place-and-Route), 칩스코프(ChipScope) 프로 툴 통합, 비트스트림(Bitstream) 생성 등을 포함하고 있다. AXI4 프로토콜 IP 코어를 포함한 전체 자일링스 IP 카탈로그에 대해 같은 디자인 콕핏에서 직접 접근 및 검색이 가능하다.

스파르탄-6 FPGA에 대한 지능적 클록 게이팅 지원
2010년 5월에 처음 출시된 ISE 디자인 수트 12는 FPGA 산업 최초로 지능적인 클록-게이팅 기술을 도입하였으며, 완전 자동화된 분석 기능과 함께 디지털 디자인에서 동적 전력 소비의 가장 중요한 요소로 꼽히는 전이의 수를 줄일 수 있도록 파인-그레인(로직 슬라이스) 최적화 기능도 도입하였다. 이