올해도 전기차와 하이브리드 전기차 수요가 늘어나면서 고전력용 기판 사용이 대폭 증가할 것이라는 전망이 나왔다.
한국전자회로산업협회가 발간한 전자회로기판 산업현황(2017) 보고서에 따르면 현재 양산되고 있는 기판의 기술 수준은 점점 좁아지고, 작아지고, 얇아지는 추세로 지속적으로 성장하나 연성 기판은 제품 시장의 포화로 상향 평준화되고 있는 것으로 나타났다.
스마트폰과 태블릿 PC의 고성능화로 인해 임베디드 기판 채용이 늘어가고 있는 가운데, 소형화와 고속 대용량의 데이터를 처리하는 모든 전자제품에 빌드업 기판이 광범위하게 사용되고 있다. 모바일 기기의 메인보드로 사용되는 빌드업 기판은 8~12층에 1+N+1(1 build)~ 4+N+4(4 build) 구조이다. 형태는 ‘Stacked via’로 변환되고 있고, All layer Build up(Full stacked via) 구조 채용이 늘어나는 것으로 나타났다.
스마트폰과 태블릿 PC 고성능화로 임베디드 기판 늘어
올해도 전기차와 하이브리드 전기차 수요가 늘어나면서 고전력용 기판 사용이 대폭 증가할 것이라는 전망이 나왔다.
한국전자회로산업협회가 발간한 전자회로기판 산업현황(2017) 보고서에 따르면 현재 양산되고 있는 기판의 기술 수준은 점점 좁아지고, 작아지고, 얇아지는 추세로 지속적으로 성장하나 연성 기판은 제품 시장의 포화로 상향 평준화되고 있는 것으로 나타났다.
스마트폰과 태블릿 PC의 고성능화로 인해 임베디드 기판 채용이 늘어가고 있는 가운데, 소형화와 고속 대용량의 데이터를 처리하는 모든 전자제품에 빌드업 기판이 광범위하게 사용되고 있다. 모바일 기기의 메인보드로 사용되는 빌드업 기판은 8~12층에 1+N+1(1 build)~ 4+N+4(4 build) 구조이다. 형태는 ‘Stacked via’로 변환되고 있고, All layer Build up(Full stacked via) 구조 채용이 늘어나는 것으로 나타났다.
연성기판, 시장 포화로 상향 평준화된 상태 유지
연성 기판은 중저가 제품이 늘어나고 있어 큰 성장 없이 지금의 수준을 이어갈 것으로 보인다. 휴대폰용 경연성 기판과 다층 연성 기판은 제품 대부분에 빌드업 기술이 적용되었으며, 경연성 기판에 적용되고 있는 빌드업 기술은 2-빌드 이하의 1+4+1 또는 2+2+2 구조가 일반적인 것으로 보인다.
다층 연성 기판의 회로폭은 2017년 50㎛에서 2019년에 30㎛까지 감소하고, 홀 직경은 2017년 100㎛에서 2019년 75㎛로 감소, 마이크로 비아 직경은 2017년 100㎛에서 2019년에 50㎛로 감소할 것으로 전망된다.
PBGA(Plastic Ball Grid Array)는 현재 200~900 I/O 핀 수가 적용되고 있으며, Line/Space는 2017년 20/20㎛ 수준으로 2019년까지 유지되다 21년에 15/15㎛로 좁아질 것으로 보인다. 또, 플립칩에 의하여 점유율이 낮아지고 있는 추세로 나타났다.
CSP(Chip Scale Package)는 Coreless를 이용한 초박판기술, ETS(Embebdded Trace Substrate)를 이용한 미세회로 기술이 주도하고 있다. 초박판 기술의 양산적용수준은 3L 90㎛, 4L 130㎛ 두께로 와이어 본딩 피치는 Tenting 75㎛, MSAP(Modified Semi-Additive Process) 70㎛ 이다. 최근에는 ETS 와이어 본딩이 양산 적용에 시도되고 있으며, 60㎛ 피치의 Bonding Pad 폭 30㎛ 요구는 유일하게 ETS만 가능하다.
FC-BGA는 MPU, GPU, 로직 디바이스에 사용되면 패키지 크기는 20~55mm이다. 빌드업 ABF가 특징으로 Line/Space 10/10㎛가 양산에 적용되고 있다. 특히 고성능 로직 디바이스에서는 8/10㎛, via dia 50㎛, 범프 피치는 130㎛로 추진되고 있다. 패턴은 8㎛/10㎛, 범프 피치는 120㎛의 고난도 기술이 요구됨에 따라 기존의 SOP(Solder on pad) Bump FC-BGA제품은 마이크로 볼 마운팅 또는 전기도금에 의한 구리 범퍼로 기술대체가 요구된다.
FC-CSP는 두께가 얇고 작으며, 우수한 전기특성과 높은 핀 수로 모바일 기기의 AP, 베이스 밴드, 컨트롤러 시장을 주도하고 있다. ETS 기술이 리드하고 있으며 기존의 Primer SAP의 단점인 회로폭 축소와 미세회로 구현이 가능하여 양산에 확대 적용되고 있다. 현재 ETS는 Line/Space 10/10㎛로 양산되지만 향후에는 7/7㎛까지 줄어들 것으로 예상된다. 패키지 두께 문제로 인한 Coreless 플립칩 적용사례가 늘고 있고 250~260도 고온에서 휨을 컨트롤하는 능력이 경쟁력이다.
BOC(Board on Chip)는 DRAM 메모리칩 패키지용으로 1~2L가 주종이고, 슬롯폭은 90~100㎛이다.와이어 본딩하여 칩과 기판을 연결하며 슬롯은 금형으로 펀칭하거나 라우트비트로 가공한다. 최소 두께 250㎛, Line/Space도 저가의 Tenting 공법으로 80㎛ 피치가 최소이며 20/20㎛가 향후에도 지속될 것으로 전망된다.
SIP(System In Package)는 부품 융합으로 Coreless 다층 모듈화가 특징이며 오토모티브 산업이 주도하고 있다. 기판표면은 ENEPIG, Thin Ni ENEPG, Direct Au 등이 요구되며, 층간 정합 ±25㎛, Thermal Via 기술이 요구되고 있다. 패턴은 2017년에 20㎛ 피치로 향후에는 16㎛ 피치가 예상되며, CNC드릴 및 패드 사이즈는 60/130㎛, SR 잉크두께는 15㎛의 기술이 요구될 것으로 분석된다.
오토모티브 산업에도 다양한 용도로 PCB 기판이 사용된다(출처: 대덕전자 홈페이지)
COF(Chip on Film)의 리드 두께는 8μm으로 2019년까지 유지될 전망이며, 패턴 피치는 2017년도 22피치에서 2019년 20피치로 양산을 시작할 예정이다. 그러나 패턴 미세화에 대한 품질 비용 상승 등으로 중대한 디스플레이 용도로는 25피치 제품이 메인으로 양산될 예정이다. 최근 모바일의 얇은 베젤, 울트라 슬림 및 플렉서블 디스플레이화에 따라 COF 채택요구가 증가되고 있으며 모바일의 해상도 증가에 따라 패턴 카운트가 급격히 증가될 가능성이 있다.
광 기판, 고속 대용량 신호 처리에 사용될 것
2017년도부터는 임베디드 기판에서 능동소자를 내장하는 경우보다 전자 패키징 업체에서 내장하는 경우가 활성화되고 있으며, 비용 효율적인 임베디드 기판에 대한 요구가 늘어나고 있다. 비교적 핀 수가 적고 간단한 IC의 내장을 시작으로 PMIC, RFIC의 Embedding Die Substrate로 점차 확대되고 있으며 수동소자는 Discrete chip, 특히 MLCC를 내장하는 것이 주류가 되고 있다.
광 기판은 아직은 일부 통신용과 컴퓨터용 백플레인에 적용되고 있지만 향후 디스플레이의 대형화, 플렉서블, 투명화 추세에 따라 디스플레이 패널과 셋톱박스 간의 고속 대용량 신호 처리를 위해 적용될 것으로 보인다. 또, 광기판용 도파로는 고투과율과 고내열성이 요구되 이를 동시에 만족하는 소재인 DOW CORNING에서 일부 R&D용으로 소량 제작되고 있다.
경성 LED 기판이 국내시장의 80%를 차지하고 있으며, 대부분이 단면/양면의 제품 형태이다. 홈 직경이 작아지는 것보다 기공을 없애는 방향으로 제품에 적용될 것으로 전망된다. LCD TV의 백라이트를 대체하던 메탈 PCB는 사양변화에 따라 시장 지배력을 잃은 것으로 본다. TV 시장을 제외하고는 가장 큰 시장이 조명시장이지만 조명 가격 인하로 인해 메탈 PCB 사용이 주춤한 상황이다.
2016년 세계 자동차 출하대수는 8천 8백만대로 일반 자동차 시장은 2020년까지 평균 약 2.1% 성장하는 반면, 전기차 시장은 2016년에 6.8%로 성장했고, 올해는 18.8% 성장할 것으로 보고 있다. 이에 따라 과거에는 전장용 기판이 ECU, 텔레매틱스, ABS, TCU 등에 사용되었으나 전기차 시대가 되면서 전기모터의 전기를 공급하는 인버터, 컨버터에 대한 사용증가로 고전력용 Heavy Cu 기판 사용이 증가할 것으로 예상된다.