2012년 3월 14일 - MIPI위원회(MIPI Alliance)는 애플리케이션 프로세서와 모뎀, 베이스밴드 프로세서간 P2P(Point-to-point) 인터커넥트를 제공하는 모바일 기기용 LLI(Low Latency Interface) v1.0 스펙을 발표했다. 이 광대역폭 인터커넥트는 베이스밴드 프로세서가 애플리케이션 프로세서의 전용 DRAM 메모리에 직접 액세스가 가능하도록 고안되어 별도의 전용 DRAM이 필요 없다. 업계에서는 이를 통해 스마트폰 한대당 BoM(Bill of Materials)에서 2달러를 줄일 수 있을 것으로 추산하고 있다. 회로기판 역시 절감할 수 있어 모바일 기기 제조사들은 실장면적을 줄일 수 있을 것으로 기대하고 있다. 보다 자세한 설명은 www.mipi.org/LLI에서 확인할 수 있다.

MIPI 위원회의 조엘 훌룩스(Joel Huloux) 이사회 의장은 “MIPI-LLI 스펙은 모바일 기기 시스템 아키텍처에 있어 뛰어난 혁신을 제공하는 솔루션이다”라며 “이번 스펙으로 인해 많은 설계 옵션으로의 문이 열렸다. 우리 MIPI 위원회 회원사들은 지속적으로 인터페이스 기술의 한계를 극복하여 모바일 에코시스템 전반에 이점을 제공할 것”이라고 말했다.

계층화된 TLP(Transaction-Level Protocol)로 데이터 흐름 개선
MIPI-LLI 스펙은 로우 레이턴시 캐쉬(low latency cache) 리필 트랜잭션(transaction)을 목적으로 한다. 애플리케이션 프로세서와 베이스밴드 프로세서상의 (명령을 전달하는) 이니시에이터(initiator)와 (명령을 받는) 타깃(target)이 소프트웨어의 개입 없이 트랜잭션을 교환하여 지연을 줄이게 된다. 이 스펙은 또한 가장 뛰어난 트래픽 클래스를 정의하여 레이턴시에 민감한 트래픽 성능을 떨어뜨리지 않고도 멀리 떨어진 메모리 혹 동일한 PCB상의 두 개의 반도체 사이를 2개의 와이어로 연결 하는 장치로 사용된다. 따라서 LLI 인터페이스는 두 개 칩 사이의 사이드밴드 신호 전송을 가능케 함으로써 시스템 전반의 커뮤니케이션을 향상시킨다.
인터페이스 계층들은 업계 표준의 물리적 계층으로부터 시작된다. MIPI-LLI는 다수 휴대폰과 소비자 애플리케이션에서 주변장치 칩간 인터커넥트를 위해 널리 적용되고 있는 방식인 광대역폭의 MIPI M-PHYSM 를 활용한다.

확장형 솔루션으로 제품 수명은 늘리고 설계 시간은 줄여
일반적인 물리계층을 사용함으로써, MIPI-LLI 스펙은 미래의 휴대폰의 요구사항을 수용할 수 있는 확장성 있는 솔루션을 제공한다. 설계 구성은 다수의 전송 모드를 이용할 수 있어 모바일 기기 제조업체들이 고객사의 수요에 따라 제품을 차별화 할 수 있다. MIPI-LLI는 또한 M-PHY SLEEP 과 HIBERNATE 전력 모드를 활용하여 전체 전력소모를 낮춰준다.

SoC 설계자들은 데이지 체인(daisy chain, 다수의 칩이 연속적으로 연결되어 있는 하드웨어 장치들의 구성을 뜻함) 방식으로 여러 칩들을 연결해 칩들이 단일 메모리 칩을 공유하도록 할 수 있다. 이는 기존 하나의 반도체 칩마다 100여 핀으로 대용량 혹은 소용량의 DRAM을 개별적으로 가져야 했던 설계자들로 하여금 단지 최소 2 핀으로 여러 칩들이 동시에 하나의 DRAM을 액세스할 수 있게 해주는 혁신적인 방식이다. 이러한 설계 유연성은 전화기의 배터리 수명을 늘리고 애플리케이션 및 베이스밴드 프로세서의 제품 수명을 늘리고 기기 제조업체들의 설계 시간을 단축시켜준다.

표준 인터페이스로 핀 수는 줄이고 테스트는 쉽게
기존의 Chip2Chip으로 알려진 인터칩 인터페이스 솔루션에 비해서 MIPI-LLI 인터페이스는 핀 수를 최소 2 핀까지로 크게 줄이고, 칩과 칩의 실제 연결거리를 거의 100cm까지 확장한다. MIPI-LLI의 핀 수를 늘림에 따라서 M-PHY가 고속 기기의 스케일을 제공함에 따라 애플리케이션은 더 높은 사양의 기기 적용 시에도 C2C에 비해 적은 수의 핀을 활용하여 높은 쓰루풋과 낮은 레이턴시를 구현할 수 있다.

업계의 광범위한 지원으로 이점 높아
MIPI-LLI 위원회는 2009년 아테리스를 포함한 기존 참가사들이 표준화 제정 작업에 착수한 이후 현재까지 애질런트 테크놀로지스(Agilent Technologies, Inc.), 아라산 칩 시스템스(Arasan Chip Systems Inc.), 아테리스(Arteris Inc.), 비티프아이 디지털 테스트 솔루션즈(BitifEye Digital Test Solutions), 브로드컴(Broadcom Corporation), 인텔(Intel Corporation), 모토로라 모빌리티(Motorola Mobility, Inc.), 르네사스 일렉트로닉스(Renesas Electronics Corporation), 퀄컴(Qualcomm Incorporated), 리서치 인 모션(Research In Motion), 삼성전자, ST-에릭슨(ST-Ericsson), 시놉시스(Synopsys, Inc), TI(Texas Instruments Incorporated)와 뉴햄프셔 대학 호환성 연구소(University of New Hampshire InterOperability Lab, UNH-IOL) 등이 참가, 적극 지원하고 있다. 

아테리스의 찰리 자낙(Charlie Janac) 사장 겸 CEO는 “MIPI LLI는 SoC 설계자에게 다른 솔루션보다 적은 핀 수를 이용하여 두 개의 칩 사이에 있는 한 개의 메모리를 공유하도록 소프트웨어 스택이 필요 없는 방식을 제공한다”며 “아테리스는 시작부터LLI 스펙 제정 및 구현에 기여해오고 있으며, 앞으로도 MIPI-LLI분과에 참여하여 계속적으로 기여를 할 것이다”라고 말했다.

시놉시스의 IP및 시스템 마케팅 부문 존 키터(John Koeter) 부사장은 “새 LLI는 개발자가 고도의 이동성을 위해 개발한 제품에서의 비용과 공간을 절감할 수 있도록 도와주는 확장성과 저전력 솔루션을 제공한다”며 “MIPI의 오랜 회원사이자 지지자로서, 시놉시스는 높은 데이터 속도와 낮은 전력 소모로 매우 경쟁력 있고 미래가 보장된 설계를 가능케 하는 LLI 호환의 DesignWare® MIPI M-PHY IP솔루션을 포함해 모바일 시장의 신속한 진화를 지원하는 IP를 지속적으로 공급할 것이다”라고 말했다.

MIPI 위원회의 이사회 부회장이자 TI의 수석 기술 전략가인 브라이언 칼슨(Brian Carlson)은 “업계 표준의 LLI(Low latency Interface)의 수요를 파악했을 때부터 LLI 스펙을 개발하는 분과 대표를 맡아 전폭적으로 MIPI LLI 인터페이스를 지지해왔다”며 “TI는 모뎀, OMAP 프로세서, 브리지들과 연결하는 방식을 통해 설계 유연성을 확보하고자 OMAP™ 플랫폼을 디스크리트 아키텍처로 개발했다. TI의 OMAP5 멀티코어 애플리케이션 프로세서는 아테리스의 MIPI-LLI기술을 사용하여 파트너들의 칩과 짝을 이루어 최적 시스템 솔루션으로의 길로 이끌 것”이라고 말했다.