2017-02-14 08:30~13:00
Intel / 장성권 차장 Axios FAE
최*석2017-02-14 오전 11:04:50
10G 코어도 지원하나요?Intel12017.02.14
네, 지원합니다.서*훈2017-02-14 오전 11:03:23
external resistance 값에 따른 변화도 볼수 있는지요? spec에 정의된 값이 있으나 간혹 조정이 필요한 경우도 있는데요Intel22017.02.14
Toolkit은 FPGA안에 debugging할수 있는 design을 넣어서 내부에서 확인하는 것입니다. 외부 external resistance에 따른 변화가 I/F가 깨질 정도가 아니라면, 분별하는 것이 어렵습니다. 외부에 대한 변화에 대한 Signal Integrity는 외부계측기로 확인하셔야 합니다.정*균2017-02-14 오전 11:02:05
툴킷으로 ber이 잘 안 나오면, 디버깅 구역도 알려주는지요?Intel22017.02.14
디버깅 구역을 알려주지는 않습니다. Programmerble 한 Parameter를 조절하여 최적의 환경을 찾으셔야 하며, Toolkit으로 조절하여도 제대로 된 I/F가 되지 않는 다면, 외부에서 계측기로 Jitter등을 측정하여 디버깅하셔야 합니다.현*호2017-02-14 오전 11:01:39
시뮬레이션은 모델심에서만 가능한가요?Intel22017.02.14
여러 시뮬레이터 모두 지원합니다. Intel FPGA에서는 Transceiver에 대한 modeling만 제공합니다.백*옥2017-02-14 오전 11:00:51
Quartus의 경우 Pro버전은 Arria 10만 지원하는 걸로 표시되는데, 추후에 다른 디바이스들도 추가될 예정인가요?Intel32017.02.14
Pro Version은 경우 Arria10과 Stratix10 지원합니다. 추가로 지원할경우 이미 나온 Device 보다는 이후에 나올 Device에 적용될 것이고 Stratix 계열에 지원 될것 으로 보입니다.이*학2017-02-14 오전 11:00:38
디버깅 시 interface는 USB 및 다른 방식이 되나요?Intel32017.02.14
특별히 다른 인터페이스를 구성하지 않는 이상 JTAG Interface를 사용하시는 것이 가장 무난합니다.강*현2017-02-14 오전 11:00:25
toolkit은 Arria 10만 지원 되나요?Intel22017.02.14
Transceiver channel이 있는 FPGA에서 사용가능하며, Arria10에서는 기존 Series 대비, 간단하게 implement 할 수 있습니다.서*훈2017-02-14 오전 10:59:30
eye diagram 또는 prbs bit set에 따른 그래프지원은 없나요?Intel22017.02.14
없습니다. Stratix에서만 EyeQ를 통해 eye Diagram 을 지원합니다.이*하2017-02-14 오전 10:57:01
Quartus 버젼 몇 부터 지원하는지요?Intel22017.02.14
Toolkit은 Device별 Quartus version별로 지원하는 내용이 상이할 수 있습니다. 사용하시는 device에 따라 권장드리는 Quartus Tools을 사용하시기 바랍니다.백*옥2017-02-14 오전 10:56:15
그렇다면, 이미 설계된 보드에서 수행되는 부분을 실시간 확인할 수 있네요. 그 상황에서 최적값을 결정할 수 있다는 거네요.Intel22017.02.14
네 맞습니다.[열린보도원칙] 당 매체는 독자와 취재원 등 뉴스이용자의 권리 보장을 위해 반론이나 정정보도, 추후보도를 요청할 수 있는 창구를 열어두고 있음을 알려드립니다.
고충처리인 강정규 070-4699-5321 , news@e4ds.com