인텔 FPGA, Arria 10 트랜시버 툴킷120프로 활용 방법

2017-02-14 08:30~13:00

Intel / 장성권 차장 Axios FAE

웨비나정보 웨비나Q&A

서*훈2017-02-14 오전 10:50:59
internal external loopback test를 모두 지원하는 phy인가요?
Intel22017.02.14
네, external loopback은 외부에서 loopback을 하셔야 합니다.
서*훈2017-02-14 오전 10:48:39
modelsim외에도 vcs나 incisive를 지원하는지요?
Intel22017.02.14
modelsim 외에 다른 simulatior도 지원합니다. 말씀하신 vcs,incisive는 무슨 Tools인지 모르겠으나, Trasceiver에 대한 modeling을 각 simulator tools에서 compile하여 사용하시면 됩니다.
한*남2017-02-14 오전 10:48:21
Altera 인수 후 버전이 변경된 제품인가요?
Intel22017.02.14
인수 후 출시되는 제품은 Arria10, Stratix10입니다. Intel fab을 사용한 device는 Stratix10입니다.
임*오2017-02-14 오전 10:48:10
ARRIA 10에서는 쿼터스 16버전 이하에서는 지원하는 건가요?
Intel32017.02.14
Quartus 14.1 Version 부터 지원하나 최신 Tool을 사용하는 것을 권장합니다.
서*훈2017-02-14 오전 10:47:41
별도의 adme를 위한 integration이 필요해 보이는데 별도의 guide가 있나요?
Intel12017.02.14
Arria10 PHY USER guide를 참조하시면 됩니다.
임*오2017-02-14 오전 10:47:03
ARRIA 10에서 EyeQ 관련하여서 예를 들어 PCIe를 설계하였다고 하면 Quartus II 툴이 아닌 유저 로직을 사용하여 상시로 PCIe 신호 품질을 평가할 수 있는지요? BER, Eye diagram 등 EyeQ로 평가할 수 있는 신호 품질 범위는 어떻게 되나요?
Intel12017.02.14
Arria 10 은 EyeQ를 지원하지 않습니다. BER을 통하여 확인하실 수 있습니다. 또한, PRBS pattern을 verification 통하여 확인을 합니다. PCIe 에서 PRBS pattern을 보내주면 BER은 확인 가능합니다.
정*균2017-02-14 오전 10:45:03
외부소지값 변경없이, 프로그램상에서 pll 파라미터를 수정한다고 하셨는데, 주파수를 수정하는건가요?
Intel12017.02.14
reference clock source가 변경 될 경우 reference clock frequency를 수정하실 수 있습니다.
서*훈2017-02-14 오전 10:44:25
해당 생성모델은 simulation이 가능한가요?
Intel32017.02.14
Modelsim simulation 을 말씀하는 것이라면 Transceiver 는 Simualtion 가능하고 Too kit은 Simualtion 불가합니다. Tool kit은 Board Test 용입니다.
김*택2017-02-14 오전 10:44:15
툴킷은 arria10만이 아니고 트랜시버를 가진 모든 fpga, soc,cpld 에서 사용 가능한거죠? quartus 따라가는거죠?
Intel12017.02.14
CPLD는 트랜시버 feature가 없습니다. 또한, 모든 FPGA에서 지원하는 것은 아니고 device에 따라 지원여부에 대한 차이가 있습니다.
강*완2017-02-14 오전 10:42:55
?"Transceiver link signal integrity를 모니터할 수 있으며 쉽게 트랜시버 아나로그 셋팅을 튜닝?"에서.튜닝 항목은 무었인가요?둘째로 튜닝은 소프트웨어적으로하나요.아니면 가변저항 가변톤덴서로하나요?
Intel12017.02.14
RX EQ, TX pre-emphasis, VOD 등을 Toolkit의 GUI에서 간단하게 하실 수 있습니다