reVISION 세미나 Part 2: Computer Vision with Xilinx (OpenCV to Zynq)

2017-11-21 10:30~12:01

XILINX / 정웅 부장

웨비나정보 웨비나Q&A

장*호2017-11-21 오전 11:08:12
지금 데모를 보여주는 ZCU102보드 외에 지금 보여주시는 기능들을 기본적으로 확인할 수 있는 다른 EVB보드들이 있을까요?
xilinx32017.11.21
reVision zone에 ZC702 / ZC706에 대한 예제도 나와 있습니다. https://www.xilinx.com/products/design-tools/embedded-vision-zone.html#design 다만 카메라 인터페이스 지원 및 다양한 예제가 ZCU102에 많이 있으므로 ZCU102보드에서 테스트 하시는 것을 추천 드립니다.
조*우2017-11-21 오전 11:05:51
최신 알집을 사용하면 안되나요?
xilinx32017.11.21
알집을 사용하시지 마시고 7zip을 사용하시길 바랍니다.
무명2017-11-21 오전 11:05:21
zynq의 speed grade별로 pl의 클럭도 차이가 있는 걸로 알고 있는데요.. 현재 데모나 설명해주시는 것은 speed grade 얼마 기준인지요? speed grade 높은 제품을 쓰면 데모대비 얼마의 성능향상이 가능한가요? ex) 60fps->???
xilinx12017.11.21
ZCU102 보드를 사용했습니다. -1 입니다.
xilinx12017.11.21
정정합니다. -2 입니다.
이*우2017-11-21 오전 11:04:19
2대 풀HD를 입력받는지가 궁급합니다.
xilinx12017.11.21
https://zedstore.stereolabs.com/products/zed 위 링크 확인 바랍니다.
이*우2017-11-21 오전 11:03:21
Stereop depth map의 비디오 입력은 2개의 HD 이미지를 입력받는 것인가요?
xilinx12017.11.21
네 FHD입니다.
김*근2017-11-21 오전 11:02:06
지난번 reVISION 세미나 caffe to zynq 자료는 받을 방법이 없는지 궁금합니다.
xilinx12017.11.21
본사와 확인해 보겠습니다. 일단 https://www.xilinx.com/products/design-tools/embedded-vision-zone.html#machine 아래 링크에서 정보를 검색해 보시기 바랍니다.
강*완2017-11-21 오전 11:00:01
라이블러리 만든거 저장해 공유할때.번거르러운 절차는 없나요
xilinx32017.11.21
어떤 라이브러리를 말씀하시나요? cpu에서 동작하는 소프트웨어 코드 인가요 아니면 FPGA에서 구현된 하드웨어 코드인가요?
여*민2017-11-21 오전 10:58:15
병렬처리시 발생하시 쉬운 racing condition 발생은 SW 개발자가 알아서 감안하여 코딩해야 하나요? 아님 자체적으로 점검가능한가요??
xilinx12017.11.21
HW를 사용하시는 경우는 latency가 fix되어 있습니다. racing condition은 APU 사용시 발생할 수 있는 부분으로 판단됩니다.
허*현2017-11-21 오전 10:57:14
이 분야의 작업도 머지 않아서 AI에게 넘어갈 가능성이 있나요?
xilinx12017.11.21
디바이스 성능만 충분하다면 가능하겠죠
장*호2017-11-21 오전 10:56:53
지금 설명하시는 SDSoC와 연동할 수 있는 Vivado version 제한이 있나요?
xilinx22017.11.21
SDSoC 버전과 동일 버전의 Vivado 사용을 권장합니다.