[특강] 인텔 E-tile Hard IP를 사용한

[특강] 인텔 E-tile Hard IP를 사용한 "이더넷 디자인 및 디버깅 마스터하기"

2021-06-01 10:30~12:00

Intel / 김형숙 부장

웨비나정보 웨비나Q&A

이*진2021-06-01 오전 10:43:52
ethernet tookit 에 대응하는 부분도 FPGA 내부에 구현이 되어야할 텐데요, 이 부분이 resource를 어느정도 사용하는지요? (FPGA 구현시 디버깅 기능을 넣으면 그에 따른 메모리 블럭 resource 사용량이 문제가 되는 경우도 예전에 봤습니다.)
intel12021.06.01
Jtag interface를 이용하는 기능이라 내부 resource는 많이 사용하지 않습니다. 만약 example design을 사용하여 packet gen/checker 기능이 들어갈 경우에는 해당 로직이 FPGA core에 구현되므로 logic 은 추가됩니다.
이*희2021-06-01 오전 10:41:33
Ethernet network에서 Intel FPGA를 이용 시 Debugging 방법이 고속 Ethernet을 구현하는 방법과 Ethernet을 Quartus tool을 이용하는 방법 외에 또 있나요?
Intel42021.06.01
일반적으로 Debugging 시 Intel 에서 지원하는 Debugging Feature는 Loopback 및 Ethernet Toolkit을 활용하여 Ethernet MAC에서의 Statistic을 monitoring 할수 있고 Ethernet Data를 전송할 수 있습니다.
배*훈2021-06-01 오전 10:40:10
유효한 데이터. 즉 데이터가 깨지지 않은 데이터를 말합니다.
intel32021.06.01
Intel의 주요 Ethernet MAC IP들은 IOL(InterOperabilityLaboratory) 시험을 합니다. IOL 시험 결과등 신뢰성 관련 내용에 대한 자세한 문의는 담당 FAE나 Intel로 문의 주시길 부탁드립니다.
배*훈2021-06-01 오전 10:37:53
안녕하세요. 다양한 속도와 채널를 보여주는데... 물론 이더넷 통신은 속도도 중요하지만, 통신에 대한 신뢰성도 보장 되야 한다고 생각합니다. 다른 상용 이더넷 디바이스와의 비교. 즉, 속도에 따른 유효한 신뢰성 비교표가 있으면 보여 주세요!
Intel42021.06.01
신뢰성에 대한 의미가 어떤 것인가요?
정*수2021-06-01 오전 10:36:55
사용 IC와 비교하면 FPGA 로 구현했을때 소비전력은 어떤가요?
intel12021.06.01
FPGA 으 소비전력은 단순히 ethernet 만으로 계산할 수 없습니다. 내부 logic 사용량과 clock frequency 등에 따라 동일한 device에서도 다른 power consumption이 발생합니다.
이*진2021-06-01 오전 10:36:44
ethernet IP 구현이 가능한 인텔 FPGA 제품군은 어떤 것이 있는지요?
Intel42021.06.01
Arria V GZ 이후의 Mid range device에서 Soft Ethernet or Hard Ethernet IP를 구현할 수 있습니다.
이*진2021-06-01 오전 10:35:05
ehtenet MAC과 PHY 모두 FPGA 내부 IP로 구현이 가능한지요?
intel12021.06.01
네, 10G, 25G, 100G MAC & PHY가 가능합니다.
이*진2021-06-01 오전 10:31:37
FPGA으로 ethernet를 구성하는 방식 ethernet 상용 chip을 사용하는 방식간의 장단점이 있을 것 같은데요. 전자의 장점은 어떤 것이 있는지요?
intel12021.06.01
ethernet data를 FPGA에서 처리해서 CPU workload를 줄일 수 있습니다.
문*웅2021-06-01 오전 10:26:34
E-tile의 Hard IP를 중심으로 고속 ethernet interface를 구현하는 경우 사전에 검토하고 고려해야 할 사항들에 대해서 질문드립니다
intel12021.06.01
어떤 목적으로 사용할지에 따라 달라질 수 있는 질문이라 답이 어렵습니다만, 어떤 data rate으로 구현할 지, MAC, RS FEC 사용 여부, latency 등이 고려되어야 하지 않을까 싶습니다.