KAIST 전기및전자공학부 김상현 교수 연구팀이 기존 통신 소자의 단점을 극복하는, 모놀리식 3차원 집적 기반 화합물 반도체 소자 기술을 개발했다. 연구팀은 Si CMOS 기판 위에 III-V HEMT를 3차원 집적해 두 디바이스의 장점을 극대화하는 공정과 소자 구조를 제시했다. 동시에 기판 신호 간섭에 의한 잡음 제거도 증명했다.
KAIST, 3D 집적 신호 증폭기 기술 개발
Si CMOS 기판 위에 III-V HEMT 집적
100nm 공정으로 10nm 성능에 육박
통신 및 양자 신호는 아날로그 형태라 신호전달 과정에서 신호의 크기가 약해지거나 잡음이 생겨서 신호 왜곡이 발생할 수 있다. 따라서 신호를 주고받을 때 고속으로 신호를 증폭해야 하는데. 이러한 증폭 소자에서는 초고속, 고출력, 저전력, 저잡음 등의 특성이 중요하다. 또한, 5G 등 통신 기술의 발달로 이를 구성하는 시스템이 점점 더 복잡해지고 있어 고집적 소자 제작기술의 중요성이 커졌다.
▲ (왼쪽부터) 전기및전자공학부 김상현 교수와
정재용 박사과정 [사진=KAIST]
한국과학기술원(KAIST)은 14일, 전기및전자공학부 김상현 교수 연구팀이 기존 통신 소자의 단점을 극복하는, 모놀리식 3차원 집적 기반 화합물 반도체 소자 기술을 개발했다고 밝혔다. 모놀리식 3차원 집적은 하부 소자 공정 후, 상부 박막층을 형성하고 상부 소자 공정을 진행해 상하부 소자의 정렬도를 높이는 기술이다.
통신 소자 구현 방식은 보통 2가지다.
실리콘(Si)을 사용해 집적도 높은 Si CMOS를 이용해 증폭 소자를 구현하는 방법과 III-V 화합물 반도체를 증폭 소자로 제작하고 기타 소자들을 Si CMOS로 제작해 패키징 하는 방식이다. III-V 화합물 반도체는 III족 원소와 V족 원소가 화합물을 이룬 반도체로 전하 수송 특성 및 광 특성이 매우 우수하다.
그러나 Si 기술은 물성적 한계로 차단 주파수 특성 등 통신 소자에 중요한 소자 성능 향상이 어렵다. 기판 커플링 잡음 등 신호 간섭에 의한 잡음 증가 문제도 있다. III-V 기술은 소자의 잡음 특성은 우수하나, 다른 부품과의 집적 및 패키징 공정이 복잡하다. 패키징 공정으로 인해 신호 손실 문제가 발생할 수도 있다.
▲ Si CMOS 기판상의 InGaAs HEMT 단면 [사진=KAIST]
KAIST 연구팀은 Si CMOS 기판 위에 아날로그 신호 증폭 성능이 우수한 III-V HEMT(High-Electron Mobility Transistor)를 3차원 집적해 두 디바이스의 장점을 극대화하는 공정 및 소자 구조를 제시했다. 소자를 3층으로 쌓아 같은 기판 위에 집적하는 방식이다. 동시에 기판 신호 간섭에 의한 잡음 제거도 증명했다.
연구팀은 300℃ 이하에서 상부 III-V 소자를 집적하는 웨이퍼 본딩 등의 초저온 공정을 활용해 상부 소자 집적 후에도 하부 Si CMOS의 성능을 그대로 유지할 수 있었다. 또한 상부 III-V 소자 제작을 위해서 InGaAs/InAs/InGaAs의 양자우물 구조를 도입해 전자 수송 특성을 실현했다. 100nm(나노미터) 공정 사용으로 10nm 이하급 공정 사용 없이 우수한 성능을 낼 수 있다는 것도 드러냈다.
▲ 모놀리식 3차원 적층형 소자의 차단 주파수 성능 비교
[그림=KAIST]
더불어 3차원 집적 형태로 소자를 제작함으로써 기존 SI CMOS에서 존재하는 기판 간섭에 의한 잡음을 해결할 수 있음을 실험을 통해 최초로 증명했다.
김상현 교수는 “이번 기술은 양자 큐빗 해독 회로에도 응용할 수 있다”라며, “다양한 분야에서 활용할 수 있도록 후속 연구에 힘쓰겠다”라고 밝혔다.
한편, 이번 연구는 KAIST 전기및전자공학부 정재용 박사과정이 제1 저자로, 한국나노기술원 김종민 박사, 광주과학기술원 장재형 교수 연구팀이 함께 진행했다. ‘VLSI 기술 심포지엄(Symposium on VLSI Technology)’에서도 발표됐다.