웨이퍼 평면을 따라 트랜지스터를 적층하는 핀펫(FinFET) 기반 공정 기술의 물리적 한계를 극복할 수직 디바이스 아키텍처 기술이 등장해 기존 스케일링의 난제를 해결하고, 고성능 연산 반도체 수요를 대응할 수 있을 것으로 기대를 모으고 있다.

IBM과 삼성전자는 15일 수직(vertical) 트랜지스터 아키텍처를 활용한 신규 반도체 디자인VTFET(Vertical-Transport Nanosheet Field Effect Transistor)을 발표했다.

이 반도체 공정 기술은 평면이 아닌 칩 표면에 수직으로 트랜지스터를 쌓아 수직 또는 상하로 전류를 흐르게 하는 기술이다. 이를 통해 트랜지스터 길이, 스페이서 두께, 컨택 크기 등에 대한 물리적 제약을 완화해 스케일링 어려움을 해결한 것으로 알려지고 있다.

기존 주력 기술인 핀펫(FinFET) 기술은 웨이퍼 평면을 따라 트랜지스터를 적층해 스페이서, 케이트, 컨택을 위한 공간이 매우 부족해져 현재 한계에 봉착한 것으로 평가되고 있다.

VTFET 공정은 칩 설계자들이 한정된 면적에 더 많은 트랜지스터를 집적할 수 있게 하며, 무어의 법칙이 가진 한계를 극복하고 성능을 높이는데 많은 장벽들을 해결한다. 아울러, 트랜지스터의 접점을 개선해 전류 낭비를 줄이는 동시에 더 많은 전류가 흐를 수 있게 지원한다. 전반적으로 새로운 공정 기술은 기존 핀펫(finFET) 공정 칩 대비 2배 높은 성능 또는 전력 사용량을 85% 절감할 수 있다.

또한 이번 개발된 칩은 삼성전자의 5나노 노드에서 생산될 예정이다.

이렇게 생산된 칩은 IBM의 자체 서버 플랫폼에서 활용될 것으로 예상된다. 2018년 삼성이 IBM의 7nm 칩을 제조할 것이라고 발표한 이후, 해당 칩은 올해 초 IBM 파워10 서버 제품군에 탑재됐다. 아울러, 올해 초 공개된 IBM 텔럼 프로세서(IBM Telum Processor) 또한 IBM의 설계를 기반으로 삼성이 제조한 제품이다.

이번 발표는 전 세계적인 반도체 부족 사태로 인해 칩 연구 및 개발에 대한 투자의 중요성은 물론, 컴퓨터, 가전제품, 통신 장비, 운송 시스템 및 중요한 인프라에 활용되는 반도체 자체의 중요성이 증가한 가운데 이뤄져 더욱 눈길을 끈다.

새로운 VTFET 아키텍처가 개발됨에 따라 향후 반도체 산업은 나노 공정의 한계를 뛰어넘어 반도체 성능 확장을 지속하고, 며칠이 아닌 일주일간 충전 없이도 사용할 수 있는 핸드폰 배터리 등 혁신을 지속할 수 있게 됐다.

또한 △암호화폐 채굴 및 데이터 암호화 등 높은 전력을 필요로 하는 작업의 전력 사용량 및 탄소 배출량 절감 △전력 소비량이 낮은 사물인터넷(IoT) 및 에지 기기를 지속적으로 확대해 해양부표, 자율주행차, 우주선 등 보다 다양한 환경에서 이러한 기기를 운용할 수 있도록 지원도 기대된다.

무케시 카레(Mukesh Khare) IBM 리서치 하이브리드 클라우드 및 시스템 담당 부사장은 “오늘 발표한 기술은 기존의 관습에 도전하며, 일상과 비즈니스를 개선하고 환경에 미치는 영향을 줄이는 새로운 혁신을 제공하며 세상을 발전시키는 방법에 대해 재고하는 것을 의미한다”며 “현재 반도체 업계가 여러 부문에서 어려움을 겪고 있는 상황에서도 IBM과 삼성은 반도체 설계 부문에서의 혁신은 물론, ‘하드 테크’를 추구해 나가는 데 함께 노력하고 있다는 것을 보여주고 있다”고 말했다.

한편 이와 관련해 NH투자증권 도현우 연구위원은 양산에 연결할 경우 반도체 소자 성능의 큰 폭 향상으로 이어져 고성능 연산수요 증가에 기여하고, 소자 특성을 고려했을 때 장비 분야에서는 CVD Selective Metal Capping 장비를 개발하는 AMAT와 Atomic Layer Etch 장비를 개발 중인 Lam Research에 수혜가 가능할 것으로 전망했다.