올 프로그래머블 FPGA, SoC 및 MPSoC에서
빠른 무선 시스템 개발 및 구현
 
자일링스는 DSP를 위한 시스템 제네레이터 2015.3 릴리즈를 출시한다고 밝혔다. 이 릴리즈는 자일링스 올 프로그래머블 디바이스를 이용, DSP 시스템을 디자인하기 위한 툴이다.  개발자들은 MATLAB^® 및 Simulink^® 모델 기반 환경 내에서 기존 RTL보다 더 빠르게 제품 품질의 DSP 구현이 가능하다. 새로운 블록세트와 빨라진 시뮬레이션 및 편집 런타임을 결합하여 무선 알고리즘 개발에 더 높은 수준의 디자인 추상화(abstraction) 작업과 7 배 향상된 디자인 생성을 발휘한다.
 
 이 새로운 릴리즈에서 HDL 코더는 Vivado(비바도)^® 디자인 수트를 위한 시스템 제네레이터 블록 체계를 상호보완함으로써 높은 수준의 디자인 추상화(abstraction) 작업이 가능하다. 이로써 유동적으로 혼합 구성된 고급 레벨 및 타깃 최적화 코드는 최상의 구현 결과를 달성할 수 있다. 또한 이 새로운 플로우는 시스템 제네레이터 내에서 재사용 가능한 데이터 경로를 구현하여 JESD204 및 CPRI 인터페이스가 포함된 시스템온칩(SoC) 플랫폼 및 CFR(crest factor reduction)와 같은 무선 라디오 IP를 쉽게 연결할 수 있다.
 
매스웍스(Mathworks)의 수석 연구원, 짐 텅(Jim Tung)은 “매스웍스는 무선 라디오 알고리즘을 겨냥한 코드 생성 및 검증, 플랫폼 지원 기능들을 자일링스 FPGA 및 올 프로그래머블 SoC에 계속 확장시키고 있다”고 말하며, “강화된 시스템 제네레이터는 HDL 코더와 함께 사용하여 더욱 빠른 시제품 개발 및 비바도 IP 통합을 위한 IP 생성이 가능하다. 또한 Simulink에서 고급 동작 알고리즘과 최적화된 IP를 시뮬레이션 하여 공동 고객들이 출시기간을 크게 단축시킬 수 있다”고 덧붙였다.
 
강화된 블록세트로 7 배 더 빨라진 검증 및 편집
 
디지털 업 컨버터 및 디지털 다운 컨버터(DUC/DDC)를 위한 시스템 제네레이터 블록세트는 무선 알고리즘 개발을 상당히 간소화한다. 새로운 블록에 검증 및 컴파일 런타임의 개선사항들이 추가되었고, 모두 7가지 이하의 파라미터로 구성된다.
 
디지털 FIR 필터 블록이 매스웍스의 필터 디자인 및 분석 툴과 통합되어 효율적 필터 영역을 만들어내는데, 여기에는 고정 플랙셔널 인터폴레이션(fixed-fractional interpolation) 타입이나 데시메이션(decimation) 타입도 포함된다. 이로써 사인파(Sine Wave) 및 복합 제품 블록이 높은 샘플 레이트에서 주파수 변환을 위한 모듈레이터 디자인을 크게 간소화시켜 준다. 또한 재양자화 블록(requantize block)은 데이터 타입을 빠르게 조작할 수 있어 데이터 경로의 어느 지점이든 동적 범위를 극대화할 수 있다.