자일링스, ISE 디자인 수트 13으로 7시리즈 FPGA를 광범위하게 지원하고 새로운 팀 디자인 플로우로 강화된 시스템 레벨 생산성 제공

개방형 산업 표준을 이용한 혁신적인 툴과 플러그-앤-플레이(plug-and-play) IP 개선으로
디자인 제작, 검증, 구현 및 더욱 낮은 시스템 전력을 가속화

자일링스 코리아(지사장 안흥식) 2011년 3월 14일 – 자일링스는 즉시 이용 가능한 ISE® 디자인 수트 ISE 13를 발표하였다. 어워드에서 수상한 바 있는 이 디자인 툴 및 IP 수트는 업계를 선도하는 2백만-로직-셀 버텍스®-7 2000T 디바이스를 포함하여 스파르탄®-6, 버텍스®-6 및 7 시리즈 FPGA를 타깃으로 하는 진정한 플러그-앤-플레이 IP에 대한 발전과 SoC 디자인 팀의 생산성을 향상시킬 수 있도록 개선되었다. ISE 디자인 수트13은 개발 시간 및 비용 단축에 초점을 맞춰 IP-XACT 지원 가능한 플러그-앤-플레이 IP와 다수의 엔지니어들이 병렬로 작업하여 디자인 주기를 단축하는 새로운 팀 디자인 방식 등의 가속화된 입증 방식을 도입하였다.

자일링스는 스택 실리콘 인터케넥트 기술을 사용해서 만든 버텍스-7 2000T와 같은 수백만 시스템 게이트 용량의 FPGA를 제공한다. 더욱이 하나의 FPGA에서 직렬, 병렬 처리 및 디지털 신호처리를 처리할 뿐 아니라 최대 28Gbps의 속도를 가지는 트랜시버를 제공하기 때문에 이렇게 복잡한 디자인에서 생산성은 가장 중요한 요소가 된다. 반도체에 대한 국제 기술 로드맵에 따르면 업체가 생산성 곡선상에 머무르기 위해서는 50% 이상의 주기시간 향상을 달성해야 한다. 검증에 필요한 시간이 전체 설계 시간의 절반이 넘는 경우라면, 검증팀은 ISE 디자인 수트13의 새로운 하드웨어 코시뮬레이터와 AMBA4, AXI4 bus 기능 시뮬레이션 모델을 통해 직접적인 생산성 향상을 얻을 수 있다.

가속화된 검증
자일링스의 개발 보드, 키트 및 자일링스의 ISE 시뮬레이터의 포트폴리오를 통해 디자인 팀들은 이전에는 몇 시간 걸렸던 시뮬레이션 실행을 몇 분 이내로 가속화할 수 있게 되었다. 현재 개발중인 다른 블록은 남겨둔 채, 현재 구현된 블록을 실시간 시뮬레이션을 하게 되면 기존의 시뮬레이션 방법보다 약 100 이상 빠르게 전체 검증을 할 수 있다. 새로이 추가된 AX14 버스 기능 모델은 또한 검증 테스트 벤치에 추가될 수 있어 스티뮬러스(stimulus)를 구동할 수 있고, 고객에게 공급된 IP의 상호연결 로직을 유효화하여 전체 생산성을 개선할 수 있다.

새로운 팀 디자인 플로우
또한 ISE 디자인 수트 13는 병렬로 작업하는 개발자 그룹을 위해 하나의 방법(팀 디자인을 사용하여 증가된 생산성 참고)을 제공하여 단일 프로젝트에서 작업하고 있는 다수의 엔지니어들의 어려움을 해결할 수 있는 팀 디자인 방법이다.

자일링스 ISE 디자인 수트, 수석 마케팅 디렉터인 톰 페이스트(Tom Feist)씨는 “SoC 디자인은 복잡하기 때문에 단일 디자인에서 작업하고 있는 국제적인 개발자 팀을 필요로 할 수 있다. 다수의 엔지니어들이 HDL을 개발하고 있을 뿐만 아니라, 별도의 엔지니어가 전체 시스템 디자인의 합성 및 구현을 책임지고 있는 통합자(integrator)일 수도 있다. 도전의식을 고취시키기 위하여 이 팀은 디자인의 다른 모듈을 개발하는 여러 개의 분과(company)로 구성할 수 있다”라고 말했다.

ISE 디자인 수트12에 구현되어 있는 디자인 보존(Design Preservation) 기능과 함께, 팀 디자인 플로우는 몇 가지 기능을 추가로 제공한다. 또한 다른 팀에서 만든 설계 결과를 기다리지 않고도 전체 설계의 일부분을 미리 구현하고 락다운 시킬 수 있다. 또한 동적전력을 최대 30%까지 줄일 수 있는 지능형 클록 게이팅 기술과 같은 진보된 최적화 기법은 타이밍을 보다 쉽게 맞출 수 있도록 해주며 나머지 설계 부분에서도 타이밍을 보존함에 따라 전체적인 생산성이 향상되고 설계가 반복되는 것을 줄일 수 있다.

IP-XACT 지원 가능한 플러그-앤-플레이 IP
디자인 재사용을 가속화함으로써, 새로운 ISE 디자인 수트 13은 이제 자일링스의 플러그-앤-플레이 이니셔티브(플러그 앤 플레이 IP를 용이하게 하는 AXI4 인터커넥트 참고)와 일맥상통하는 새로운 개방형 표준을 제공하여, 자일링스와 써드파티의 IP 개발을 용이하게 함으로써 디자인 제작을 단축시킨다. 이번 발표에서는 기존 AXI4에 사용되는 커넥션 보다 적은 커넥션으로 설계해서 약 50% 정도의 실리콘 사용량을 줄일 수 있는 옵션을 발표했다. 고성능 AXI4 시스템의 경우, 고객은 상호연결 및 메모리 인터페이스에 대해 최대 20% 더 높은 시스템 대역폭을 얻을 수 있다. 사용자들은 이제, 성능이나 영역 면에서 자신들의 시스템을 맞춤화할 수 있어서 최적의 시스템 토폴로지를 달성할 수 있다.

또한, 자일링스 얼라이언스 프로그램을 위해 새로운 IP-XACT 기반 IP 패키저를 제공한다. 자일링스가 제공하는 IP-XACT 기반 IP 패키저는 얼라이언스 회원이 자신들의 IP를 패키지할 수 있게 하여, 코어 제너레이터™ IP 레포지토리로부터 용이하게 액세스될 수 있다. IP-XACT는 자일링스 및 얼라이언스 프로그램 회원들 모두로부터 IP를 사용하기 위해 일관된 사용자 경험을 가능케 한다. ISE 디자인 수트 13.1에서 50개의 자일링스 IP 코어가 IP-XACT를 지원하며, 1년 내에 모든 자일링스 IP 코어가 IP-XACT를 지원할 것이다. 향후 발표에서는 고객들에게 자신들의 IP의 용이한 디자인 재사용을 위해 이 동일한 성능을 개방할 것이다.

프리미어 자일링스 얼라이언스 프로그램의 회원이자 노스웨스트 로직(Northwest Lo