자일링스와 시놉시스, 업계 최초로 SoC 디자인의 FPGA기반 프로토타이핑 방법론 매뉴얼 공동연구

프로토타이핑용 디자인의 모범사례를 기록한 매뉴얼

자일링스 코리아(지사장 안흥식) 2011년 3월 9일 – 프로그래머블 로직의 선두업체인 자일링스는 반도체 디자인, 검증, 제조에 관한 소프트웨어 및 IP의 선두업체인 시놉시스(Synopsis, Inc.)와 시스템온칩(SoC) 개발 플랫폼으로 FPGA를 사용하기 위한 실질적인 가이드인, FPGA-기반 프로토타이핑 방법론 매뉴얼(FPGA-Based Prototyping Methodology, FPMM)을 발표하였다. 이 FPMM 는 BBC R&D, DS2(Design of System on Silicon, S.A.), 프리스케일 반도체, LSI, 엔비디아(NVIDIA), ST마이크로일렉트로닉스(STMicroelectronics), 텍사스 인스트루먼트(Texas Instruments)의 엔지니어링 팀들이 FPGA 기반 프로토타이핑을 채택하여 복잡한 ASIC 및 SoC 개발 프로젝트의 속도를 높이는데 사용했던 유용한 디자인 및 검증 전문지식을 기록하고 있다. (보다 자세한 정보는 www.synopsys.com/Company/PressRoom/Pages/FPMMNR.aspx 참조)

이 매뉴얼은 FPGA 기반 프로토타이핑의 모든 것을 다루고 있다. 즉, 프로토타이핑의 난점과 이점을 이해하는 것부터 FPGA에 SoC 디자인을 구현하는 것, 그리고 소프트웨어 및 시스템 검증에 이를 사용하는 방법까지 모두 다루고 있다. 시놉시스와 자일링스는 이 FPMM이 www.synopsys.com/fpmm에서 개최되는 온라인 인터랙티브 FPGA 기반 프로토타이핑 커뮤니티를 위한 촉매제가 될 것으로 기대하고 있으며, 이 웹사이트에서 프로토타이퍼들은 도전과제를 제시하고 모범사례를 교환할 수 있다.

FPMM 의 저자인 시놉시스의 더그 아모스(Doug Amos)와 르네 리히터(René Richter), 자일링스의 오스틴 레씨(Austin Lesea)는 FPGA 기술과 FPGA를 이용한 디자인 프로토타이핑의 전문가들이다. SoC 디자인은 ASIC 기술 구현을 위해 나오는 경우가 대부분이므로 한 개 이상의 FPGA 디바이스에 구현을 할 때에는 특정 도전과제가 생긴다는 점을 인식하고 저자들은 초보 프로토타이퍼 뿐만 아니라 노련한 팀 프로젝트 리더에게도 도움이 될 수 있는 독특한 레퍼런스 가이드를 만들어냈다. 가상 프로토타이핑부터 맞춤형 보드를 만들고 전체 프로토타이핑 시스템을 매입하는 일까지 프로토타이핑의 옵션 범위를 살펴보는 것 외에도, 이 FPMM는 프로토타이핑용 디자인이라 불리는 방법론에 대해서도 개설하고 있다. 프로토타이핑용 디자인은 FPGA-기반 프로토타이핑을 ASIC/SoC 프로젝트에 원활하게 통합시켜 그 디자인이 보다 쉽게 구현될 수 있도록 해주고 최종사용자에게 최대한 빨리 도달할 수 있도록 해준다. 이러한 방식은 초기 소프트웨어 개발을 위해 가상 프로토타이핑과 같은 시스템 레벨의 툴들과 연결됨으로써 생산성 이점을 발휘하고, 하드웨어와 소프트웨어가 처음으로 통합되는 프로젝트의 후반 주요 단계에서 생산성 이점을 발휘한다.

자일링스의 월드와이드 마케팅 수석 부사장인 빈 랫포드(Vin Ratford)씨는 “FPMM는 ASIC 디자이너와 프로토타이퍼에게 매우 귀중한 리소스가 될 것이다. 업계에서 FPGA 하드웨어에 ASIC 디자인을 프로토타이핑 할 때의 난점과 해결책을 한 권에 다 요약