아베니(aveni S.A.)는 CEA-Leti가 아베니의 레아(RheaTM) 구리 시드(copper seed)를 사용하여 전례 없이 높은 12:1의 가로세로 비율로 3D 실리콘 관통 전극(through silicon via, TSV) 제작에 성공하고 100%의 전기적 수율(electrical yield)을 달성했다고 밝혔다. 이번 연구에는 높이 120µm x 직경10µm인 12:1의 TSV가 사용됐다.

아베니의 프레드릭 라이날(Frédéric Raynal) 최고기술책임자(CTO)는 “아베니의 일렉트로그래프트(Electrografted) 습식 금속 증착 기술은 이번 연구에 사용한 레아 구리 시드 같이 월등한 품질의 컨포멀 금속층을 만들 수 있다. 이번 연구는 CEA-Leti가 IRT 나노일렉 3D 프로그램(IRT Nanoelec 3D Program)의 일환으로 진행되었다. 이번에 시험한 TSV의 경우, 실제 측정된 전기적 결과값이 이론적인 수율과 매우 높은 상관성을 나타냈다. 이는 매우 만족스러운 결과다”라고 말했다.

TSV는 고밀도의 전기적 커넥션을 만들기 위해 여러 개의 레이어(적층된 칩들)를 수직으로 연결하는 인터커넥트의 일종이다. 이 기술은 실리콘 인터포저 상에 GPU(graphic processing unit)와 함께 통합되는 HBM(high bandwidth memory) 스택 같은 고성능 애플리케이션에 가장 널리 사용된다. 인터커넥트 밀도가 높으면 보다 작은 디바이스 풋프린트에서 더 큰 프로세싱 능력을 실현할 수 있기 때문에 고밀도 인터커넥트는 매우 중요하다.

가로세로비는 원통형으로 형성된 비아에 있어서 비아 직경(가로)에 대한 높이(세로)의 비율을 뜻하는데, 지금까지는 첨단 TSV가 일반적으로 10:1로 제한돼 왔다. PVD(physical vapor deposition) 같은 종래의 건식 증착 기술이 갖고 있는 한계 때문이다. 10:1보다 큰 가로세로비에서는 TSV 직경이 줄어들기 때문에 PVD 과정에서 반응물 이송에 제한이 따르고 증착 속도도 느려진다. 이는 TSV 내부에 불완전하거나 비연속적인 충전을 유발하고, 이는 다시 전기적 수율과 신뢰성에 영향을 미친다.

아베니의 브루노 모렐(Bruno Morel) CEO는 “이번 연구 결과는 12:1 가로세로비에서 완벽한 전기적 수율을 달성한 TSV 기술을 보고한 최초의 사례이다. 10:1 TSV를 증명한 연구 결과는 수 차례 보고되었지만 12:1 가로세로비와 이처럼 완벽한 전기적 수율 성과를 보여준 사례는 없었다. 이번 성과를 통해 아베니 일렉트로그래프트 기술의 광범위한 적용 가능성이 다시 한 번 입증됐다. 우리의 로드맵은 더 큰 가로세로비에서 더 작은 직경의 TSV 기술을 실현하는 방향으로 계속 나아갈 것이다”라고 말했다.