SoC FPGA로 고성능 임베디드 시스템 설계 쉽게 구축하기

2013-06-04 10:30~12:00

ALTERA / 정지원 차장

웨비나정보 웨비나Q&A

한*준2013-06-04 오전 10:45:07
설계과정에서 실시간으로 버그가 발생하는 것을 찾아서 바로 수정이 가능한가요?
e4ds2013.06.05
해당 내용은 확인 후 메일로 안내해 드리겠습니다.
전*희2013-06-04 오전 10:45:06
이미지를 램디스크에 상주하기 위한 외부 메모리 장착가능한지요?
알테라2013.06.04
기본적으로 DDR2/3 메모리 인터페이스를 제공하고 있으므로 이를 이용하시면 됩니다.
고*곤2013-06-04 오전 10:45:04
Stratix에도 ARM이 내장되는 제품을 출시할 예정인지요?
e4ds2013.06.04
답변드린 내용입니다.
장*호2013-06-04 오전 10:43:52
UART 통신시 최대 baud rate는 어떻게 되나요?
알테라2013.06.04
확인 후 연락드리겠습니다.
Kwon***2013-06-04 오전 10:43:47
Altera FPGA와 Xilinx FPGA의 차이점을 간략하게 설명해주실수 있나요?
알테라2013.06.04
관련하여 추후 연락 드리겠습니다.
sang***2013-06-04 오전 10:43:42
기가이더넷 사용하기 위해 리눅스를 사용해야 하나요?
알테라2013.06.04
TCP/IP stack을 용이하게 쓰시기 위해서는 아무래도 linux를 사용하시는 것이 좋습니다.
김*열2013-06-04 오전 10:43:31
Qsys사용시에 타제품의 설계데이터를 변환하여 사용할 수 있는지 궁금합니다.
알테라2013.06.04
library 환경이 틀려 1:1 매칭은 안되지만, 변환 가능합니다.
Kwon***2013-06-04 오전 10:43:22
Altera FPGA와 Xilinx FPGA의 차이점을 간략하게 설명해주실수 있나요?
e4ds2013.06.05
답변해드린 내용입니다.
김*돈2013-06-04 오전 10:42:58
Infinite band를 연결할 수 있는 IP도 제공되나요?
알테라2013.06.04
별도로 연락드리겠습니다 감사합니다.
최*주2013-06-04 오전 10:42:57
Quartus II 로 디자인 하는 건가요?
알테라2013.06.04
네 H/W는 Quartus II의 Qsys로 디자인하시고 S/W개발은 EDS로 하시게 됩니다.

EEWEBINAR

최신기사

[열린보도원칙] 당 매체는 독자와 취재원 등 뉴스이용자의 권리 보장을 위해 반론이나 정정보도, 추후보도를 요청할 수 있는 창구를 열어두고 있음을 알려드립니다.

고충처리인 강정규 070-4699-5321 , news@e4ds.com