HDL과 IP 그리고 상위언어를 쉽게 합성하는 HLS 특강

2016-12-06 10:30~13:50

Intel / 양준식 차장

웨비나정보 웨비나Q&A

이*훈2016-12-06 오전 10:49:50
시험용 버전도 발급가능한지요
intel12016.12.06
시험용 버젼은 다로 없으며, Sales나 FAE를 통해서 license를 추가로 받으셔야 합니다.
최*웅2016-12-06 오전 10:49:27
개념설계 c++를 HDL 로 변환하는 compiler 군요 ..그러면 pipeline 등 을 사용하려면 어떻게 하는지요 c++는 병렬처기가 불가능할거 같은데요
intel12016.12.06
C++ 를 HLS로 변경하게 되면 IP 형태로 생성이 됩니다. 이 부분을 Qsys에서 유져가 파이프라인을 좀더 넣을 수 있습니다.
정*우2016-12-06 오전 10:49:07
C++ 로 개발 후 하드웨어로 IP 작성을 할 경우 하드웨어 코드도 확인이 가능한가요 ?
intel32016.12.06
네 가능 합니다
강*희2016-12-06 오전 10:48:53
초기 버젼의 경우 altera 어떤 디바이스에서 먼저 사용가능한가요?
intel32016.12.06
CPLD를 제외한 FPGA에서 사용가능 합니다.
강*현2016-12-06 오전 10:47:19
HLS 무료 교육 Program 계획이 있나요?
intel22016.12.06
아직은 없습니다. Altera의 HLS tools이 런치 되고, 이후에 계획이 생길것으로 예상됩니다. Altera Site에서 Online Training이 잘 구성되어 있으니, 이후에 참고 하시면 도움이 되실 것입니다.
최*웅2016-12-06 오전 10:47:03
HDL 및 verilog 로 작성한 IP 와 HLS로 합성된 IP 를 비교하였을 때 gate size 는 각각 어떻게 될런지요 (어느쪽이 더 많이 차지하는지요?)
intel12016.12.06
HLS 로 컴파일 되었을 경우 유져가 직접 최적화한 HDL 코드의 컴파일 결과에서 10~20% 내외에서 변경됩니다. 다만 HLS를 사용할 경우 6개월 걸릴 HDL 코딩이 1개월 만에 끝날 수 있습니다.
이*훈2016-12-06 오전 10:47:02
코드 디벨로프먼트에서 실례로 변경하시는 모습을 1분정도라도 보여 주시면 좋겠어요
intel12016.12.06
현재의 프리젠 테이션에는 Demo가 없습니다만, 담당 FAE나 Sales를 컨택하시면 관련 정보를 받아보실 수 있습니다.
허*현2016-12-06 오전 10:46:48
id로도 이메일로도 로그인이 되는데 회원가입을 2번 따로 해서 그런가요?
e4ds12016.12.06
그렇습니다. ^^
박*필2016-12-06 오전 10:46:46
Intel에서 HLS와 별개로 상용 또는 무료 IP도 제공하나요?
intel32016.12.06
사용하고자 하는 IP 종류를 세일즈에게 문의하시면 무료 여부를 답변 드립니다.
고*곤2016-12-06 오전 10:46:42
알고리즘을 적절하게 파이프 라이닝화 하는 기능도 포함되어 있는지요?
intel22016.12.06
기본적으로 적절하게 변환이 되겠지만, Quartus Tools의 Timing Report결과를 확인하셔서 Manual 하게 추가하여야 합니다.,