인텔 FPGA 를 사용한 대용량 대역폭 메모리 솔루션

2018-09-13 10:30~12:19

Intel / 홍재석 부장

웨비나정보 웨비나Q&A

권*청2018-09-13 오전 10:43:51
stratix 10 MX
e4ds2018.09.13
정답입니다^^
임*오2018-09-13 오전 10:43:26
HBM2 Memory Controller는 기존 DDR Memory COntroller와 방법이 유사한가요?
Intel12018.09.13
아래 답변드렸습니다.
임*오2018-09-13 오전 10:43:21
HBM2 Memory Controller는 기존 DDR Memory COntroller와 방법이 유사한가요?
Intel12018.09.13
DDR4와 거의 유사하다고 보시면 됩니다. IP의 Paramter 도 거의 유사합니다. 단 Controller와 Interface가 기존 avalon에서 AXI로 변경되었습니다.
박*훈2018-09-13 오전 10:41:44
stratix 10 MX
e4ds2018.09.13
정답입니다^^
강*일2018-09-13 오전 10:39:04
Stratix 10 mx 는 어느 공정의 몇나노고 만들어졌나요?
Intel12018.09.13
10nm의 Intel 공정으로 만들어져 있습니다.
전*호2018-09-13 오전 10:38:54
안녕하세요♡ Stratix 10 MX
e4ds2018.09.13
정답입니다^^
윤*수2018-09-13 오전 10:38:45
Stratix 10 MX
e4ds2018.09.13
정답입니다^^
진*일2018-09-13 오전 10:38:26
Stratix 10 MX 입니다.
e4ds2018.09.13
정답입니다^^
강*일2018-09-13 오전 10:37:24
공정이 미세화 되면서 3D폴리를 사용함으로써 3D는 공정미세화에 따라 선택한 방법이다라고 생각하시면됩니다
Intel12018.09.13
답변 감사합니다.
정*균2018-09-13 오전 10:37:22
via 라는게 hole개념 아닌가요? 이것을 이용해서 스택한다는 것인지요?
Intel12018.09.13
Memory Bare Die를 직접 연결하는것을 TSV 기법이라고 합니다. 별도의 Wire Bonding은 사용하지 않습니다. 개념적으로 PCB에서 via hold로 Layer간 연결하는 것을 생각하시면 됩니다.

1 2 3 4 5 6 7 8 9 10