HLS 101 - 모든 RTL 하드웨어 디자인 팀이 알아야 하는 것

2020-07-02 10:30~12:00

Mentor, a Siemens Business / 이준석 차장

웨비나정보 웨비나Q&A

이*진2020-07-02 오전 11:21:46
네. 답변주신대로 Verilog 사용하던 부서에서는 아직은 잘 안쓰는 것 같고.. C나 C++을 사용하던 부서에서 HLS 쪽을 활용하려는 것 같습니다.
Mentor32020.07.02
네 C/C++을 하시던 부서에서 접근하시는게 더 쉽게 느껴지실 것입니다.
김*주2020-07-02 오전 11:17:05
HILS를 전기차 구동시스템(전동기, 인버터)에 적용한 사례가 있으면 자료 부탁드립니다.
Mentor12020.07.02
안녕하세요 본 내용은 Siemens DISW에서 답변하실 수 있도록 전달드리겠습니다.
이*승2020-07-02 오전 11:13:03
하드웨어 연동하여 Debugging이 가능한지요?
Mentor32020.07.02
문의하신 부분은 RTL 생성 후 과정에 대한 부분으로 오늘 소개하는 HLS에서 다루고 있는 부분이 아닙니다. 생성된 RTL을 시뮬레이터로만 시뮬레이션을 하실지, 에뮬레이터와 같은 외부 장비를 통해 시뮬레이션 하실지에 따라 디버깅 방법이 달라집니다.
이*승2020-07-02 오전 11:11:48
HLS 설계 시 추가되는 library는 주기적으로 업데이트 되는지요? 업데이트 방법은 실행 시 온라인 적용인지 아니면 다운로드 후 적용인지 궁금합니다.
Mentor32020.07.02
라이브러리 업데이트는 통상 정규 툴 업데이트에 포함됩니다.
차*용2020-07-02 오전 11:10:54
질문이 되는지 모르겠지만 전체설계후 소자들간의 딜레이는 어떻게 계산 조정할 수 있는건가요
mentor22020.07.02
C수준에서 설계 후 HLS를 통해 나온 결과물인 RTL의 각 component의 delay는 설계자가 입력으로 준 timing constraint를 보고 툴이 결정합니다.
이*진2020-07-02 오전 11:07:43
HLS 적용이 쉽지않아서 그런지 일반적인 hw 설계부서에서는 많이 안쓰고 있네요. 알고리즘 구현하는 파트에서 사용하고 있다고 듣기는 했는데 막 활성화되고 그런 건 아닌듯 합니다.
mentor22020.07.02
기존에 Verilog 로 설계하시던 분들의 경우 HLS로 적용 하시는 데에는 시간이 필요합니다. HLS는 단순 RTL의 생성이 아닌 설계 방법론이기 때문에 기존 설계 방법론에서의 전환이 필요하며 이에 따른 learning curve가 있습니다. 어떻게 활용하느냐에 따라서 유익할 수 도 있고 그렇지 않을 수 있습니다.
신*욱2020-07-02 오전 11:05:16
Embedded Development Kit (EDK) 로 제공되는 예제 디자인을 직접 타켓팅해서 시험해볼 수 있는 하드웨어가 있는지 궁금합니다.
mentor22020.07.02
예제 디자인의 경우도 HLS로 synthesizable한 형태의 코드여야 가능합니다. HLS로 생성한 결과는 Verilog RTL로 출력되며 이를 활용하실 수 있습니다. 직접 타게팅 하여 시험할 수 있는 하드웨어는 제공되지 않습니다.
지*호2020-07-02 오전 11:00:12
[질문]HLS 설계가 미반영된 경우 메모리 수가 늘어나고 불필요한 메모리를 더 사용하게 되면 칩 크기도 커지고 소비 전력량, 발열, 처리 속도 등에 영향이 최적화에 비해 얼마나 더 늘어나게 되는지 문의합니다.
mentor22020.07.02
HLS는 설계 방법론이므로 문의 주신 사항은 디자인 별로 다릅니다. 더 궁금한 사항이 있으시면 hls_contact@mentor.com으로 문의 바랍니다.
홍*연2020-07-02 오전 10:56:56
HLS를 통해서 텐서플로나 Caffe와 같은 프레임 워크로 작성된 ML 추론 모델 정의를 읽을 수 있나요?
Mentor32020.07.02
HLS는 C/C++ 기반이기만 한다면 TF, caffe 프레임웍도 RTL 변환 가능합니다. 추론 모델 정의를 읽는 것은 RTL 생성과는 별도의 시스템을 필요로 하기 때문에 추가 작업이 필요합니다.
이*태2020-07-02 오전 10:53:59
코드 검증관련 결과레포트는 어떻게 츨력되나요? 테스트벤치결과도 모두 포함가능한가요?
mentor22020.07.02
유저가 tesbench에 입력으로 넣은 test vector에 따라서 C/C++로 디자인된 소스코드의 커버리지를 확인할 수 있습니다. Catapult Coverage를 활용하시면 원하시는 결과를 얻으실 수 있습니다. HLS 소스코드의 커버리지는 RTL 코드커버리지와 유사하게 expression, branch 커버리지가 포함 됩니다.