칩 저항기의 열 설계

2025-07-17 10:30~12:00

ROHM / 태현호 FAE

웨비나정보 웨비나Q&A

임*혁2025-07-17 오후 1:27:14
행사 준비하시느라 고생하셨습니다. 많은 인사이트를 얻게 되었습니다. 수고하셨습니다.
장*수2025-07-17 오후 12:56:50
감사합니다.
나*엽2025-07-17 오후 12:38:05
수고하셨습니다. 맞점하세요~
생조**2025-07-17 오후 12:19:27
감사합니다.
남*완2025-07-17 오후 12:07:05
수고하셨습니다~.
김*민2025-07-17 오후 12:02:40
감사합니다.
김*선2025-07-17 오전 11:52:17
반도체 패키지 DPACK과 같은 제품군을 문의드렸습니다.
ROHM22025.07.17
Rohm은 현재 개별 Chip 저항만 Line-up이 있습니다.
지*호2025-07-17 오전 11:44:49
[질문]칩 발열에 대한 설계 시와 실제 시제품에서의 열 오차가 생기는 주요 요인은 무엇인지요? 열 오차를 최소화하는 방안은 어떻게 되는지요?
ROHM22025.07.17
실제 제품에서의 Power의 차이, 실제 방열 성능의 차이로 발생하는 손실이 다를 수 있습니다. 실제 제품과 설계에서의 전력을 동일하게 설정한는 것이 중요합니다.
채*기2025-07-17 오전 11:37:06
저항기 온도 상승 억제 방법을 주변 패턴을 방법이 있을까요 ?
ROHM22025.07.17
저항기 온도 상승 억제를 위해 주변 패턴을 활용하는 방법에는 pad크기 확대, 비아 사용이 있겠습니다.
조*영2025-07-17 오전 11:33:20
1.병렬 저항기 구성 시 열 분포가 비대칭적으로 나타나는 문제를 방지하려면 어떤 레이아웃 전략이 효과적인지요? 2.고온 환경(85~125℃ 이상)에서 사용할 칩 저항기를 선택할 때, 정격 전력 외에 반드시 확인해야 할 사양은 무엇인지요? 3. 칩 저항기의 TCR값이 열 설계에 미치는 영향은 어느 정도인지요? 그리고 TCR이 높은 경우, 실제 회로에서 어떤 방식으로 오차 영향을 줄일 수 있는지요?
ROHM12025.07.17
1. 비대칭 열 분포를 막기 위해서는 레이아웃을 대칭적으로 설계 부탁드립니다. 2. 고온 환경의 경우 정격 전력을 주로 검토 부탁으립니다 3. 칩저항기의 TCR값이 낮은 제품을 사용 부탁드립니다