| 애질렉스, 얼리 액세스 프로그램 고객들에게 출하
| 스트라틱스 10 대비 성능 40%↑, 전력 40%↓
| 마이그레이션용 사용자 지정 로직 컨티뉴엄 제공
 
데이터가 중심이 될 5G 시대, 데이터 센터들은 원활한 서비스 제공을 위해 네트워크 대역폭을 늘리고 지연 시간을 줄여야하는 과제에 직면해있다.
 
이에 인텔이 2일, 10나노 공정으로 제조된 ‘인텔 애질렉스(Intel Agilex)’ FPGA를 얼리 액세스 프로그램 고객들에게 출하하기 시작했다고 발표했다.
 
얼리 액세스 프로그램 고객들은 콜로라도 엔지니어링(Colorado Engineering), 만타로 네트웍스(Mantaro Networks), 마이크로소프트, 그리고 실리콤(Silicom)이다. 해당 고객들은 애질렉스를 사용하여 네트워킹, 5G 및 가속화된 데이터 분석을 위한 고급 솔루션을 개발하고 있다.
   
재구성 가능하고 전력 소비를 줄인 애질렉스는 높은 성능과 짧은 지연 시간으로 이러한 과제를 해결하는 데 필요한 유연성과 민첩성을 제공한다.
 
애질렉스는 에지와 클라우드 및 네트워크 전체에 걸쳐 수행되는 가속화된 AI 및 기타 분석을 통해 지능적이면서 더 높은 대역폭의 네트워크를 생성한다. 실시간으로 실행 가능한 통찰력을 전달하는 계산 기능과 고속 인터페이스 기능도 제공한다.
 
마이크로소프트 애저(Azure) 하드웨어 시스템의 기술 펠로우 더그 버거(Doug Burger)는 “마이크로소프트는 향후 다수의 프로젝트에서 애질렉스A를 사용할 계획”이라며, “애질렉스는 ‘애저 클라우드 서비스(Azure Cloud Services)’, ‘빙(Bing)’ 등의 데이터 센터 서비스에서 실시간 AI, 네트워킹 및 기타 애플리케이션과 인프라를 가속하는 데 큰 가치를 제공한다”라고 설명했다.
 
인텔 애질렉스 제품군은 인텔의 10나노 공정을 기반으로 구축된 ‘2세대 하이퍼플렉스 FPGA 패브릭(2nd generation HyperFlex FPGA fabric)’과 인텔의 ‘EMIB(Embedded Multi-die Interconnect Bridge)’ 기술 기반 이기종 3D SiP(Silicon-in-Package) 기술 등 여러 혁신적인 인텔의 기술들이 결합됐다. 이러한 결합으로 인텔은 아날로그, 메모리, 맞춤형 컴퓨팅, 맞춤형 입출력 및 인텔 eASIC 디바이스 타일을 FPGA 패브릭과 함께 단일 패키지로 통합할 수 있었다.
 
인텔은 개발자가 FPGA에서 구조화된 ASIC으로 설계를 원활하게 마이그레이션 할 수 있도록 사용자 지정 로직 컨티뉴엄을 제공한다.
 
애질렉스는 향후 ‘인텔 제온 스케일러블 프로세서(Intel Xeon Scalable processors)’와의 캐시 및 메모리 일관성 인터커넥트인 CXL(Compute Express Link)을 지원하며, ‘인텔 스트라틱스 10 FPGA(Intel Stratix 10 FPGAs)’ 대비 최대 40% 더 높은 성능, 또는 최대 40% 더 낮은 총 전력을 달성했다.
 
최대 40테라플롭의 디지털 신호 프로세서(DSP) 성능(FP16)으로 강화된 BFLOAT16을 지원하는 애질렉스는 PCIe Gen 5를 채택해 PCIe Gen 4 대비 더 높은 대역폭을 보장한다. 또 400GE 이상의 고속 네트워킹 요구 사항에 대해 최대 112Gbps의 데이터 속도를 지원하며, DDR4와 향후 나올 DDR5, HBM 및 인텔 옵테인 DC 퍼시스턴트 메모리도 지원한다.

인텔 애질렉스 FPGA의 설계와 개발은 ‘인텔 쿼터스 프라임 디자인 소프트웨어(Intel Quartus Prime Design Software)’를 통해 가능하다.

인텔 수석 부사장 겸 네트워킹 및 커스텀 로직 그룹 총괄 매니저인 댄 맥나마라(Dan McNamara)는 “인텔 애질렉스 FPGA 제품군은 아키텍처, 패키징, 공정 기술, 개발자 툴 및 eASIC 기술로 전력을 절감하는 등 광범위한 인텔 혁신 및 기술 리더십을 활용한다”라고 말했다.
 
그러면서 “이러한 자산은 새로운 수준의 이기종 컴퓨팅, 시스템 통합 및 프로세서 연결성을 제공하며, 곧 출시될 CXL을 통해 ‘인텔 제온 프로세서(Intel Xeon processors)’에 캐시 일관성과 저지연 연결성을 제공하는 최초의 10나노 FPGA가 될 것”이라고 밝혔다.