7월 10일, 자일링스는 업계 최초의 ASIC 클래스 프로그래머블 아키텍처인 울트라스케일과 20나노 기술을 발표했다.

 자일링스의 플랫폼 개발 수석 부사장인 빅터 펭은 "업계에서 훨씬 앞선 20나노 개발 완료를 통해 알 수 있듯이, 자일링스의 기술력은 경쟁사들보다 고급 디바이스는 1년 이상, 중급 디바이스에서는 반 년 이상 더 앞서 있다."라고 말하며, "TSMC의 기술과 자사의 울트라스케일 아키텍처, 비바도 디자인수트와의 최적화를 통해, 자일링스는 경쟁사보다 1년 이상 앞선 기술력으로 1.5~2배 이상의 신뢰성 있는 시스템 레벨 성능과 통합을 제공한다."라고 밝혔다.



 울트라스케일 아키텍처는 20나노 평면부터 16나노를 거쳐 핀펫 기술 너머까지, 모놀리식부터 3D IC까지 확장되도록 개발되었다. 이 아키텍처는 총 시스템 스루풋과 레이턴시의 확장에 가해지는 한계드을 처리할 뿐 아니라, 고급 노드에서의 칩 성능, 인터커넥트에서의 가장 큰 문제인 병목현상도 처리하고 있다. 

 혁신적인 아키텍처 방식은 전체 라인 레이트에서 스마트 공정으로 초당 수 백 기가 비트 레벨의 시스템 성능 관리와 테라비트, 테라플롭까지의 확장이 필요하다. 각 트랜지스터나 시스템 블록의 성능을 증가시키거나 시스템 내 블록의 수를 확대시키는 것뿐만 아니라 통신, 클록킹, 크리티컬 경로, 인터커넥트를 근본적으로 개선하여 방대한 데이터 흐름 및 실시간 패킷, DSP, 이미지 프로세싱 등을 처리해야 한다. 울트라스케일 아키텍처는 올 프로그래머블 아키텍처에서 최신 ASIC 기법을 적용하여 이러한 문제들을 해결하고 있다.

 자일링스의 CEO 모쉬 가브리엘로브는 "업계 최초의 20나노 개발 완료, 최초의 ASIC클래스 울트라스케일 아키텍처, 최초의 SoC 강도 비바도 디자인 수트. 지속적으로 확장 중인 IP, C, 스마터 시스템을 위한 ARM 프로세서 기반 솔루션 등을 통해 자일링스는 다시 한 번 PLD 산업의 가치와 시장을 확장하고 있다. 또한 자일링스는 고객에게 경쟁사보다 1년 앞선 세대를 뛰어넘는 가치를 전달하고 있다."라고 덧붙였다.