인텔 18A 대비 동일 전력서 9% 향상된 성능 제공, 동일 성능에서 전력 소모 18% 줄여

인텔 파운드리가 2026 VLSI 심포지엄에서 공정 로드맵과 장기 연구 성과를 발표했다. 인텔 18A 제품군의 첫 성능 가속 버전인 인텔 18A-P 공정이 시험 생산(Risk Production) 단계에 진입했으며, 차세대 트랜지스터와 배선 기술 등 중장기 연구개발 성과도 함께 공개됐다.

인텔 파운드리는 17일 인텔 18A-P 공정이 시험 생산 단계에 들어갔으며, 이는 지난해 고객 및 파트너사와 공유한 로드맵 일정에 따른 결과라고 밝혔다.

나가 찬드라세카란(Naga Chandrasekaran) 인텔 파운드리 총괄 부사장은 "기술 혁신은 지속적인 여정이며 앞으로도 해결해야 할 과제가 있지만, 인텔 18A-P 공정과 중장기 연구개발에서 거두고 있는 진전을 공유하게 돼 기쁘다"고 말했다.

인텔 파운드리는 인텔 18A-P가 인텔 18A 대비 동일 전력에서 9% 향상된 성능을 제공하거나, 동일 성능에서 전력 소모를 18% 줄인다고 설명했다.

주요 기술 진전으로는 △구동 전류를 높이는 듀얼 콘택트 트랜지스터 옵션 '파워 부스트(Power Boost)' △열 저항 20~40% 개선 △비아(Via) 저항 10~30% 저감 △PMOS 이동도 향상 등이 제시됐다.

또한 ULVT와 LVT 사이에 다섯 번째 로직 Vt 쌍을 추가해 속도와 전력 간 균형 조정 폭을 넓혔다고 밝혔다.

인텔 18A-P는 인텔 18A와 설계 규칙이 완전 호환돼 기존 IP와 설계 플로우를 그대로 재사용할 수 있는 것으로 전해진다.

두 가지 셀 높이(180nm·160nm)와 50nm CPP를 지원한다.

인텔 파운드리는 게이트올어라운드(GAA) 트랜지스터와 후면 전력 공급(BSPD) 기술의 정량화 결과도 공개했다.

에릭 칼(Eric Karl) 펠로우는 해당 기술로 라우팅 면적을 11% 줄이고 동적 전압 강하를 10배 감소시켰다고 밝혔다.

미래 혁신 분야로는 △45nm 게이트 피치에서 NMOS·PMOS를 수직 적층한 모놀리식 CFET 인버터 △GaN 전력 소자와 실리콘 로직을 300mm 웨이퍼에 통합하는 기술 △구리 대비 기생 정전용량을 최대 35% 줄인 서브트랙티브 루테늄 배선 등이 발표됐다고 인텔 파운드리는 전했다.