2세대 다층 메모리 홀 기술로
웨이퍼 간 셀 어레이 수평 밀도 높여
2020년 하반기에 본격적인 상업적 생산


웨스턴디지털(WD)은 4일, 5세대 3D 낸드 기술인 BiCS5 개발에 성공했다고 밝혔다.

TLC 및 QLC 기술을 기반으로 한 BiCS5는 커넥티트 카, 모바일 디바이스, AI 등과 관련된 데이터의 증가에 대응한다.

WD는 512기가비트(Gb) BiCS5 TLC 칩의 초도 생산을 시작했다. BiCS5의 본격적인 상업적 생산은 2020년 하반기에 이루어질 전망이다. BiCS5 TLC와 BiCS5 QLC는 1.33테라비트(Tb)를 포함한 다양한 용량으로 선보인다.

BiCS5는 현재까지 WD가 개발한 가장 고밀도의 최신 3D 낸드 기술이다. 2세대 다층 메모리 홀 기술(multi-tier memory hole technology)과 개선된 엔지니어링 프로세스, 그 외 3D 낸드 셀 향상 등을 통해 웨이퍼 간 셀 어레이의 수평 밀도를 대폭 높였다.

이러한 측면 미세화 기술과 112단 수직 메모리 기술의 결합으로 BiCS5는 WD의 96단 BiCS4 기술 대비 웨이퍼당 40% 더 많은 비트(bit)를 저장할 수 있다. 성능 또한 향상돼 BiCS5는 BiCS4 대비 50% 더 빠른 입출력(I/O) 성능을 제공한다.