TSMC가 고급 패키징 및 테스트를 위한 후공정 팹 신공장을 가동하며, 첨단 반도체 생산 수율과 효율성 개선에 나섰다.

TSMC는 지난 8일 자사 최초의 올인원 자동화 고급 패키징 및 테스트 팹인 Advanced Backend Fab 6의 개장을 발표했다.

이 팹은 TSMC-SoIC™(System on Integrated Chips) 공정 기술의 대량 생산을 위해 준비됐다.

첨단 후공정 팹 6은 TSMC가 SoIC, InFO, CoWoS 및 고급 테스트와 TSMC 3DFabric™ 고급 패키징 및 실리콘 적층 기술을 위한 용량을 유연하게 할당해 생산 수율과 효율성을 개선한다.

첨단 후공정 팹 6는 지난 2020년 차세대 HPC, AI, 모바일 애플리케이션 및 기타 제품을 지원하고 고객이 제품 성공을 달성하고 시장 기회를 얻을 수 있도록 돕기 위해 건설이 시작됐다.

Zhunan Science Park에 위치한 이 팹의 기본 면적은 14.3헥타르로 TSMC의 다른 첨단 백엔드 팹을 합친 것보다 크린룸 면적이 더 커 현재까지 TSMC의 가장 큰 첨단 후공정 팹이 됐다.

TSMC는 이 팹이 연간 100만개 이상의 12인치 웨이퍼 등가 3DFabric 공정 기술을 생산하고 연간 1,000만 시간 이상의 테스트 서비스를 생산할 수 있는 능력을 갖게 될 것으로 추정하고 있다.

TSMC는 지능형 제조를 사용해 팹의 생산 효율성을 최적화했다.

공장에 내장된 5-in-1 지능형 자동 자재 취급 시스템의 총 길이는 32km가 넘는다.

웨이퍼에서 다이까지 생산 정보를 민첩한 파견 시스템과 연결해 생산주기를 단축한다. 이러한 시스템은 인공 지능과 결합되어 정밀한 공정 제어를 동시에 수행하고 실시간으로 이상을 감지하며 강력한 다이 수준의 빅 데이터 품질 방어 네트워크를 구축한다.

초당 데이터 처리 용량은 전공정 팹의 500배에 달하며, 다이 추적성을 통해 각 다이에 대한 완전한 생산 이력을 구축한다.

TSMC의 운영/고급 패키징 기술 및 서비스, 품질 및 신뢰성 부문 부사장인 Jun He 박사는 “Chiplet 스태킹은 칩 성능과 비용 효율성을 향상시키는 핵심 기술이다. 3D IC에 대한 강력한 시장 수요에 대응해 TSMC는 고급 패키징 및 실리콘 스태킹 기술 생산 능력의 조기 배치를 완료했으며 3DFabricTM 플랫폼을 통해 기술 리더십을 제공한다”고 밝혔다.

한편 e4ds는 오는 6월28일 한국컨퍼런스센터 대강당에서 ‘2023 e4ds 반도체 패키징 데이’ 행사를 진행한다. 이번 세미나에는 인텔, 네패스, 어플라이드 머티어리얼즈, 한양대, 현대차증권 등 국내외 패키징 최고 전문가들이 차세대 패키징 솔루션에 대해 발표할 예정이다. 행사 참가는 ‘2023 e4ds 반도체 패키징 데이’(https://www.e4ds.com/seminar_introduce.asp?idx=137) 홈페이지에서 할 수 있다.