반도체 미세화, 나노미터보다 작은 원자 단위로
이어지며 기존에는 신경 쓰지 않았던 전기적
저항 저감, 실리콘 이외 소재 활용 필요해져


올해 초 차량용 반도체 공급 둔화가 반도체 시장 전체로 번지면서 파운드리를 향한 관심이 최고조에 달했다. 업계 1, 2위인 TSMC, 삼성전자에 대한 각국 정부의 구애가 쏟아졌고, 각각 美 애리조나주, 텍사스주에 신규 팹을 건설하기로 합의했거나 계획 중이다. 두 업체는 반도체 미세화의 선두주자로, 하반기 3nm(나노미터) 공정 상용화를 누가 먼저 하냐를 두고 치열한 기술 경쟁을 벌이고 있다.

반도체 미세화는 한계에 이르렀단 분석이다. 파운드리 업계에선 20nm 이하 공정부터 실제 소자 크기와 상관없이 성능 향상이 있으면 숫자를 내려서 기술력을 드러냈다. 현재 2~3nm 공정의 실제 소자 크기는 5nm일 것으로 업계는 추정하고 있다. 파운드리 산업 진출을 선언한 인텔의 팻 겔싱어(Pat Gelsinger) CEO는 “nm 기반의 공정 명칭은 실제 소자 길이와 일치하지 않는다”라고 말했다.

미세화의 한계가 명확해졌다. 반도체는 전자의 흐름을 통제하는 제품이다. 하지만 선로가 좁아지며 전자가 이를 벗어나 다른 곳에서 나타날 확률이 높아졌다. 양자역학에서 터널 효과(Tunnel Effect)라 부르는 문제다. 고전역학의 세계를 살아가는 인간이 알지 못한, 양자역학의 문제를 본격적으로 맞닥뜨리게 된 것이다.

◇ 미세화, 기존 반도체 소재의 특성도 뒤집는다

대구경북과학기술원(DGIST)의 권혁준 정보통신융합전공 교수는 25일, ‘반도체 소자 스케일링에 따른 전기적 저항 향상 기술’이란 글을 통해 “반도체 소자의 미세화로 물리적인 면적이 줄면서 전기적 저항이 커졌고, 이러한 저항이 전자 소자의 성능에 영향을 주는 비중이 매우 커졌다”라고 밝혔다. 그러면서 “5nm 이하 반도체는 전체 RC 딜레이 약 50%가 전기적 저항에 영향을 받는다”라고 설명했다.

반도체 미세화는 소자 외에 소자를 연결하는 금속 배선도 포함한다. 소자와 처음 맞닿는 금속 물질의 접촉 영역, 외부 연결을 위한 금속 배선의 크기가 나노 수준으로 작아졌다. 해당 금속으로는 1998년부터 구리가 쓰이고 있다. 구리는 지구상에 풍부하고, 전기 전도도가 우수하다. 하지만 전기전진(Electromigration) 문제로 배리어와 라이너 구조가 추가로 필요한데, 이 두께를 높일 수 없는 상황이다.

또한, 일반적인 금속 물질의 특성인 비저항이 커지면서 저항도 증가하는 문제가 발생한다. 은을 제외한 금속 중 구리의 비저항 값은 낮은 편에 속하나 나노미터 수준에선 코발트, 루테늄 이상이라 전기 전도도도 이들보다 낮아진다. 앞서 언급한 두 물질은 구리를 대체할 금속 배선 소재로 주목받고 연구가 진행 중이다.

권 교수는 소자와 금속 배선의 접촉에서 오는 전기적 접촉 저항도 소자 성능 저하에 영향을 주는 요소라 말했다. 전기적 저항이 22nm 소자와 5nm 소자에 끼치는 영향이 44%에서 66%, 또는 14%에서 35% 수준으로 커진다는 것이다. 실리콘 소자에선 실리사이드를 배치해 전기적 접촉 저항을 약 10~20배 높여 이를 줄인다. 다만 이러한 방식은 특정 값 이하로 줄일 수 없다는 물리적 한계가 있다.

업계에선 게르마늄, 3-5족 화합물, 2차원 물질 등으로 실리사이드를 대체하거나, 아예 실리콘이 아닌 실리콘 카바이드(SiC), 갈륨 나이트라이드(GaN) 소재 반도체를 개발하는 중이다. 실리콘이 아닌 반도체가 주류가 될 시기도 머지않았다.

나노미터를 넘어 원자 수준으로 반도체가 미세화되며 금속 배선 소재의 평균 자유 경로나 소자 소재의 결정질 경계, 전자의 터널링 등 일상적으로 접할 수 없는 물리적 현상에 따른 문제를 해결해야 한다는 과제가 제시됐다. 반도체 수요와 활용처가 높아지며 기술 혁신 속도가 빨라지는 만큼, 혁신 소재의 주류화에 대비한 반도체 제작 역량을 쌓고, 제품의 EMC 달성 등에 집중할 필요가 있다.