‘후면 전력 공급 기술’ 및 ‘후면 직접 접촉’을 적용한 3D 적층형 CMOS 트랜지스터가 등장했다.
 
11일 인텔은 2023국제전자소자학회(IEDM)에서 인텔의 미래 반도체 공정 로드맵을 지원할 차세대 트랜지스터 확장 기술 및 연구개발(R&D) 성과를 발표했다고 밝혔다.
 
인텔 연구진은 후면 전력 공급 기술과 후면 직접 접촉 기술을 적용한 3D 적층형 상보형 금속 산화물 반도체(CMOS)의 진전을 공개했다.
 
또한, 후면 전력 공급을 위한 최근의 R&D를 확장하는 후면 접촉 기술을 발표했으며, 최초로 실리콘 트랜지스터와 질화갈륨(GaN) 트랜지스터를 패키징이 아닌 동일한 300mm 웨이퍼 상에서 대규모 3D 모놀리식 방식으로 통합할 수 있음을 선보였다.
 
트랜지스터 확장과 후면 전력 공급 기술은 기하급수적으로 증가하고 있는 더 뛰어난 성능의 강력한 컴퓨팅 수요를 충족시키는 데 있어 핵심 역할을 한다.
 
인텔은 “인텔이 옹스트롬 시대에 접어들며 ‘4년 내 5개 노드 달성’ 이상의 공정 기술을 추구함에 따라, 연구 개발의 진척된 성과를 발표하며 차세대 노트북용 컴퓨팅에 필요한 트랜지스터를 확장할 수 있는 최첨단 기술 개발 역량을 선보였다”고 인텔 컴포넌트 리서치 그룹 총괄 산제이 나타라잔(Sanjay Natarajan)수석 부사장 말했다.
 
인텔 컴포넌트 리서치 그룹은 트랜지스터 적층 기술 및 보다 많은 수의 트랜지스터에 전력을 확대 공급하고 성능을 개선하도록 향상된 후면 전력 공급 기술을 통해 엔지니어링 혁신을 지속 업그레이드하고 있으며, 서로 다른 소재로 제작된 트랜지스터를 한 개의 웨이퍼에 통합할 수 있는 역량을 입증해냈다.
 
트랜지스터 적층 기술 및 보다 많은 수의 트랜지스터에 전력을 확대 공급하고 성능을 개선하도록 향상된 후면 전력 공급 기술을 통해 엔지니어링 혁신을 지속 업그레이드하고 있으며, 서로 다른 소재로 제작된 트랜지스터를 한 개의 웨이퍼에 통합할 수 있는 역량을 입증했다.
 
인텔 컴포넌트 리서치 그룹은 인텔의 미래 △파워비아(PowerVia) 후면 전력 공급 기술 △첨단 패키징을 위한 유리 기판 △포베로스 다이렉트(Foveros Direct) 등을 중심으로 인텔 공정 기술 로드맵을 발표했으며, 해당 공정은 10년 안에 양산 개시할 것으로 예상했다.
 
또한 인텔은 후면 전력 공급 기술을 향상시키고 새로운 2D 채널 소재를 도입하며 2030년까지 단일 패키지에 1조 개의 트랜지스터를 탑재할 것으로 전해졌다.
 
인텔은 업계 최초로 후면 전력 공급 기술 및 후면 직접 접촉 기술을 결합한 혁신적인 ‘3D 적층형 CMOS 트랜지스터’ 선보였다.
 
인텔이 발표한 최신 트랜지스터 관련 연구 결과는 업계 최초로 게이트 피치를 60nm까지 감소시킨 상보형전계효과트랜지스터(CFET)를 수직으로 쌓아 올려 면적과 성능 두 마리 토끼를 동시에 잡는 전략을 취했다.
 
적층형 CFET에 더해 후면 전력 공급 기술과 후면 직접 접촉 기술을 결합했는데 이는 인텔의 게이트올어라운드(GAA) 트랜지스터 리더십을 강조한 것으로 풀이된다.
 
인텔은 ‘4년 간 5개 노드’ 로드맵을 넘어, 트랜지스터 후면에서 전력을 공급하는 기술로 트랜지스터를 지속적으로 확장하는 데 필요한 핵심 R&D 영역을 공개했다.
 
인텔 파워비아는 2024년 10월부터 양산이 예고됐으며, 파워비아 이후로 후면 전력 공급을 확대하고 확장할 수 있는 방법과 이를 구현하는 데 필요한 진화된 핵심 공정 기술을 발표했다. 이와 더불어 트랜지스터를 공간 효율적인 방식으로 적층하기 위해서는 후면 접촉과 새로운 수직적 상호 연결 기술을 활용해야 한다는 점을 강조했다.

한편, 인텔은 실리콘 트랜지스터와 질화갈륨(GaN) 트랜지스터를 통합한 300mm 웨이퍼도 소개했다. 인텔 300mm GaN-온-실리콘(GaN-on-silicon) 웨이퍼를 공개하며 고성능 대규모 직접 회로 솔루션인 ‘DrGaN’을 시연했다.