“광패키징이 AI 시대 데이터 이동 한계를 해결할 핵심 기술로 부상하며, 반도체 산업의 새로운 경쟁축으로 자리 잡고 있다”

김성동 서울과학기술대학교 교수는 지난 17일 서울과기대 어의관에서 개최된 ‘2025 2차 첨단 광패키징 기술 세미나’에서 ‘첨단 패키징 기술 동향’에 대해 발표하며, 반도체 산업의 중심축이 ‘첨단 패키징’으로 이동하고 있다고 밝혔다.

김성동 교수는 “무어의 법칙이 한계에 다다른 지금, 시스템 성능 향상의 돌파구는 패키징 기술에서 나오고 있다”고 강조했다.

반도체 제조는 전공정과 후공정으로 나뉜다.

전공정이 실리콘 웨이퍼 위에 트랜지스터를 만드는 과정이라면, 후공정은 이를 개별 칩 형태로 조립·포장하는 단계다.

김성동 교수는 “전공정의 미세화가 3나노 이하로 내려가면서 공정 난이도와 비용이 급증해 더 이상 과거처럼 성능 향상을 기대하기 어렵다”며 “반도체 업계는 ‘칩 자체를 빠르게 만드는 것’에서 ‘칩 간 연결을 빠르게 만드는 것’으로 전략을 바꾸기 시작했다”고 전했다.

CPU와 메모리 사이의 데이터 이동 거리를 줄이면 시스템 성능이 크게 향상된다. 이를 위해 칩을 수평 또는 수직으로 가까이 배치하는 기술이 발전했고, 그 대표적인 방식이 2.5D 패키징이다. 칩 사이에 ‘실리콘 인터포저’를 삽입해 미세 배선을 구현하는 방식이다.

김성동 교수는 “PCB 기판은 10㎛ 수준의 배선 한계가 있어 칩 간 초미세 연결을 지원할 수 없다”며 “실리콘 인터포저는 2㎛ 수준의 배선을 구현할 수 있어 고대역폭 메모리(HBM)와 GPU를 연결하는 데 최적”이라고 설명했다. 실제로 엔비디아의 H100·H200 GPU가 이 기술을 기반으로 한다.

반면에 인터포저가 대형화되면서 비용 문제가 다시 대두됐다. 300㎜ 웨이퍼에서 대형 인터포저가 4개밖에 나오지 않는 구조적 한계 때문이다.

이를 해결하기 위해 인텔은 필요한 부분에만 실리콘을 사용하는 EMIB(Embedded Multi-die Interconnect Bridge)를 제안했고, PCB 업체들도 미세 배선 기술 확보에 뛰어들고 있다.

패키징 기술의 발전은 칩 설계 방식까지 바꾸고 있다.

기존의 시스템온칩(SOC)은 CPU·GPU·메모리 컨트롤러 등을 하나의 칩에 통합했지만, 이제는 기능별로 쪼개 제작한 뒤 패키지 단계에서 조립하는 ‘칩렛(Chiplet)’ 방식이 확산되고 있다.

AMD의 MI300 가속기, 인텔의 코어 울트라 시리즈가 대표적이다.

김성동 교수는 “인텔 CPU 안에 TSMC가 만든 그래픽 타일이 들어가는 시대”라며 “칩렛은 각 회사가 잘하는 부분만 생산하고 나머지는 외부에서 조달해 조립할 수 있는 새로운 생태계를 만든다”고 평가했다.

최근 가장 빠르게 부상하는 기술은 광 패키징(CPO·Co-Packaged Optics)이다.

AI 확산으로 데이터센터의 전력 소모가 폭증하면서, 전기 신호 대신 빛을 이용해 데이터를 주고받는 방식이 주목받고 있다.

김성동 교수는 “광신호는 열이 거의 발생하지 않고 초고속 전송이 가능해 AI 서버의 병목을 해결할 핵심 기술”이라며 “GPU와 스위치 사이의 연결을 광섬유로 대체하면 에너지 효율이 크게 향상되며, 데이터 이동 속도도 비약적으로 빨라진다”고 언급했다.

다만 “광소자와 전기소자를 패키지 내부에서 정밀하게 정렬·결합해야 하는 만큼 기술적 난도가 높다”며, 광섬유를 기판에 정확히 삽입하는 공정 역시 해결해야 할 과제라고 밝혔다.

김성동 교수는 “반도체 산업의 다음 도약은 패키징에서 나온다”며 “인터포저·칩렛·광패키징 등 다양한 기술이 경쟁적으로 발전하고 있으며, 특히 AI 시대에는 데이터 이동 효율이 곧 시스템 성능을 좌우한다”고 밝혔다.

또한 “지난 2년 사이 광 패키징이 급부상한 것은 그만큼 산업계의 요구가 절박하다는 의미”라며 “앞으로도 패키징 기술의 변화가 반도체 산업의 판도를 결정할 것”이라고 전망했다.